• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.210-210
• /
• 2007

RF circuit을 구현하는데 있어서 기판의 전기적 특성을 정확하게 아는 것은 매우 중요하다. 왜냐하면 초고주파로 갈수록 기판의 전기적인 특성이 circuit에 많은 영향을 미치고 이러한 영향을 고려한 circuit를 설계해야 원하는 결과를 얻을 수 있기 때문이다. 본 연구에서는 현재 사용되고 있는 PI 기판의 전기적인 특성인 유효 유전율과 loss tangent 값을 캐패시터를 이용해 정확하게 측정하고자 했다. 캐패시터의 conductor material은 Cu를 사용하였고 PI 기판의 투께는 25um 를 이용하였다. PI 기판의 유효 유전율은 캐패시터 측정에 의한 data률 EM simulation tool 을 통해 분석한 후 간단한 수식에 의해 구했다. 또한 PI 기판의 loss tangent 값을 구하기 위해 캐패시터의 dissipation factor를 분석하였다. 캐패시터의 dissipation factor는 dielectric loss, AC 저항에 의한 loss, DC 저항에 의한 loss를 포함한다, DC 저항에 의한 loss는 dissipation factor에 차지하는 비율이 낮기 때문에 생략이 가능하다. 하지만 AC 저항에 의한 loss는 주파수에 비례하여 값이 커지게 된다. 따라서 주파수가 올라 갈수록 dissipation factor도 상승하게 되는데 주파수의 전 대역에서 AC 저항에 의한 loss를 보정해주면 dielectric loss를 얻을 수 있다. 추출된 dielectric loss를 통해 PI 기판의 loss tangent 값을 구하였다. 캐패시터를 이용한 PI 기판의 전기적 특성 추출은 간단한 구조를 통해 얻을 수 있기 때문에 다른 재료의 기판의 전기적 특성을 추출하는데도 이용이 용이하다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.11a
• /
• pp.370-371
• /
• 2006

본 연구에서는 PZT박막의 강 유전 캐패시터 제작을 위한 연구로, 4-inch크기의 $SiO_2$/Pt/Ti/Si가 증착된 웨이퍼를 습식 식각하여 $SiO_2$ 패턴(0.8um)을 형성하였고, PZT박막의 캐패시터 제작을 위해 패턴 웨이퍼에 $Pb_{1.1}$($Zr_{0.52}Ti_{0.48}$)$O_3$조성을 갖는 PZT를 증착하였다. $600^{\circ}C$에서 열처리 후 페로브스카이트 구조를 가지는 PZT 박막의 CMP(chemical mechanical polishing) 공정에 따른 전기적 특성을 연구하였다. 강유전체 소자 적용을 위한 CMP 공정으로 제조된 PZT 박막 캐패시터의 P-E특성, I-V특성, 피로특성 등의 전기적 특성을 측정하였다.

• Electrical & Electronic Materials
• /
• v.7 no.6
• /
• pp.543-548
• /
• 1994

전기화학반응은 일반적으로 반응속도가 전류에, 반응의 구동력이 과전압에 대응하기 때문에 전류 또는 전위의 경시적 변화로 부터 적극 반응기구나 반응의 과정을 해석하는 법이 널리 이용되고 있다. cyclic voltammetry과 chrono-potentiometry을 비롯한 시간영역에서의 해석에 대해, 전극계의 동적인 특성을 주파수 영역에서 해석하는 것도 가능하며 교류임피던스법이 가장 잘 알려진 방법이다. 여기서는 교류임피던스법의 고찰법, 기본적인 측정법, 몇개의 계에 있어서 임피던스 특성 및 그 방법의 새로운 전개에 대해서 설명한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.338-338
• /
• 2012

유기물을 이용하여 제작한 비휘발성 메모리 소자는 저전력으로 구동하고 공정이 간단할 뿐만아니라 구부림이 가능한 소자를 만들 수 있다는 장점 때문에 많은 연구가 진행되고 있다. 비록 다양한 유기물 나노 클러스터를 포함한 고분자 박막을 사용한 비휘발성 메모리 소자에 대한 연구가 많이 진행되었으나 [6,6]- phenyl-C85 butyric acid methyl ester (PCBM) 나노 클러스터가 고분자 박막에 분산되어 있는 메모리 소자의 휘어짐에 따른 전기적 특성의 변화에 대한 것은 연구되지 않았다. 본 연구에서는 스핀코팅 방법으로 PCBM 나노 클러스터가 polymethyl methacrylate (PMMA) 박막에 분산되어 있는 소자를 제작하여 휘어짐에 따른 전기적 특성의 변화에 대한 관찰을 수행하였다. 소자를 제작하기 위해서 PCBM 나노 클러스터와 PMMA를 클로로벤젠에 용해시킨 후에 초음파 교반기를 사용하여 PCBM 나노 클러스터와 PMMA가 고르게 섞인 용액을 형성하였다. 전극이 되는 Indium Tin Oxide (ITO) 유리기판 위에 PCBM 나노 클러스터와 PMMA가 섞인 용액을 스핀 코팅하고, 열을 가해 용매를 제거하여 PCBM 나노 클러스터가 PMMA에 분산되어 있는 박막을 형성하였다. PCBM 나노 클러스터가 분산된 PMMA 박막 위에 Al을 상부전극으로 열증착하여 메모리 소자를 완성하였다. 제작한 소자의 휘어짐에 따른 전기적 특성을 알아보기 위해서 10 mm 의 반지름을 갖는 휘어진 홀더를 제작 한 후에 소자를 구부리기 전과 후의 전류-전압 (I-V)을 각각 측정하였다. 또한 소자의 휘어짐에 따른 포획된 전하유지능력과 안정성을 알아보기 위해 $1{\times}105$번의 반복적인 읽기 전압을 가한 후 전기적 특성을 측정하였다. 실험 결과들을 토대로 메모리 소자의 휘어짐에 따른 전기적 특성 변화에 대해서 분석하고 그 원인에 대해서 규명하였다.

• Electrical & Electronic Materials
• /
• v.8 no.3
• /
• pp.372-381
• /
• 1995

본 논문에서는 분체 특성 평가 연구의 국제 동향과 입자형태, 입도분포, 비표면적, 분체밀도, 기공도, 화학분석 평가분야의 기본원리, 특히 측정시 변수들의 영향과 이러한 특성변화에 따른 전기적성질 변화에 대하여 간단히 언급을 하였다. 분체 특성평가분야의 연구는 선진국에 비해 낙후되어 있고 관심도 또한 낮은 형편이다. 이 분야의 학문적, 산업적인 중요점을 고려할 때, 분체 특성 평가에 대한 기초 및 응용연구가 활성화되었으면 한다.

• Journal of IKEEE
• /
• v.15 no.1
• /
• pp.37-42
• /
• 2011

In this paper, the high-voltage novel devices have been fabricated by 0.35 um BCD (Bipolar-CMOS-DMOS) process. Electrical characteristics of 20 V level BJT device, 30/60 V HV-CMOS, and 40/60 V LDMOS are analyzed. Also, the vertical/lateral BJT with the high-current gain and LIGBT with the high-voltage are proposed. In the experimental results, vertical/lateral BJT has breakdown voltage of 15 V and current gain of 100. The proposed LIGBT with the high-voltage has breakdown voltage of 195 V, threshold voltage of 1.5 V, and Vce, sat of 1.65 V.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.11a
• /
• pp.108-108
• /
• 2009

ITO에 사용되는 주된 재료인 인듐의 bixbyite 구조는 TCOs의 전기적 특성에서 매우 중요한 것으로 알려져 있다. 때문에 인듐의 Bixbyite구조를 유지하면서 인듐의 사용량을 줄이기 위해 최적의 Solubility limit에 관해 연구하였다. 이를 위해 In2O3-ZnO-SnO2의 삼성분계 기본 조성에 두가지 물질을 추가로 첨가하여 첨가량에 따른 Solubility limit을 연구하였다. Solubility limit의 측정을 위해 X-ray Diffractometer(XRD)를 사용하였으며, 첨가 원소의 양이 증가할수록 TCOs target의 Latice parameter값은 작아졌다, SEM을 통한 미세구조의 관찰로 원소첨가에 따른 샘플의 소결에너지 변화를 분석할 수 있었다. 제작된 시편의 정성분석 및 Chemical binding Energy를 측정하기 위해 X-ray Photo Spectroscopy (XPS)를 이용하였으며, 전기적인 특성 측정을위해 4-Point prove mesurement 방법을 사용하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2009.10a
• /
• pp.174-174
• /
• 2009

다양한 ITO타겟(doped Yb: 0, 0.57, 3.2 and 7.75at%)을 사용하여, DC 마그네트론 스퍼터링에 의해 폴리이미드 기판위에 증착한 ITO:Yb박막의 구조적, 전기적, 기계적 특성을 연구하였다. 증착된 박막내의 Yb 함량이 증가됨에 따라, 박막의 결정성이 감소되고, 표면조도와 기계적 성질이 향상됨을 확인 할 수 있었다. 비정질구조를 가지는 박막 중, Yb-doped 3.2at% ITO타겟으로 증착하고, $170^{\circ}C$에서 어닐링처리 하였을 때, 가장 낮은 비저항 $4.672{\times}10^{-4}{\Omega}cm$을 나타내었다. ITO:Yb 박막의 전기적 특성은 Hall 효과 측정장비, 박막의 결정구조는 X-선 회절 (XRD), 표면조도는 AFM 장비를 사용하여 측정하였다.

• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.806-807
• /
• 2008

2세대 고온초전도 선재는 전기적, 기계적 특성이 1세대 고온초전도 선재보다 더 우수하지만, 1세대 고온초전도 선재보다 더 높은 교류손실 밀도를 발생시킨다는 단점이 있다. 본 논문에서는 2세대 초전도 선재인 박막형 YBCO CC(Coated Conductor)에서 발생하는 교류 손실을 감소하기 위한 방법으로 선재의 초전도층을 분할하여 단면의 종횡비를 줄이는 방법을 제안하였으며, 실제로 제작 및 특성 측정을 통해 제안된 방법의 타당성을 보였다. 박막형 선재의 초전도층을 분할하기 위해 포토마스킹을 이용한 에칭 방법을 이용하였다. 샘플의 제작을 위해 안정화층이 없는 폭 12mm 의 YBCO CC를 사용하여 샘플의 길이는 15cm로 하고 선재의 분할수를 다르게 하여 각 샘플에 대한 자화 손실과 각 소선의 임계전류를 측정한 후 선재의 전기적 특성 변화를 알아보았다.

• The Proceedings of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.4 no.4
• /
• pp.68-78
• /
• 1990

절연파괴의 원인이 되는 절연체중의 공간전하의 여러 특성을 정량적으로 측정하였다. 전극에서의 주입전하가 트랩되어 주로 공간전하를 형성하는 것을 확인하였다. TSSP측정법으로 컬렉팅 전위를 결정하고 바이어스의 시간, 전압, 온도에 따른 공간전하 변화량을 측정하여 공간적 분포의 깊이를 조사하였다. 그리고 정상상태에 있어서 모델과 해석과 시험 결과가 비교적 잘 일치함을 발견하였다.