• Proceedings of the Korean Vacuum Society Conference
• /
• 2008.08a
• /
• pp.64-64
• /
• 2008

• Electrical & Electronic Materials
• /
• v.26 no.1
• /
• pp.15-21
• /
• 2013

• Electrical & Electronic Materials
• /
• v.25 no.1
• /
• pp.5-11
• /
• 2012

• Journal of Adhesion and Interface
• /
• v.20 no.4
• /
• pp.162-168
• /
• 2019

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.243.1-243.1
• /
• 2013

본 연구에서는 산소 분압과 열처리 온도에 따른 ITZO 박막 트랜지스터의 전기적 특성 향상을 목적으로 실험을 진행하였다. 1) ITZO 박막 증착 시 산소 분압 가변($O_2/(Ar+O_2)$ 30~40%), 열처리 온도 고정($350^{\circ}C$)과 2) ITZO 박막 증착 시 산소 분압 고정(30%), 열처리 온도($200{\sim}400^{\circ}C$)를 가변하여 실험을 진행하였다. 두 실험 모두 특성향상을 위해 산소 분위기에서 열처리를 진행하였다. 산소의 분압이 증가할수록 산소 빈자리를 채우면서 전자 농도가 감소하여 채널 전도 효과가 줄어들면서 Hump 현상이 발생하였고, 스윙이 증가, 문턱 전압이 음의 방향으로 이동하였다. 이에 $O_2/(Ar+O_2)$)의 30%에서 30%일때, 문턱전압은 1.98 V, 전계 효과 이동도는 28.97 $cm2/V{\cdot}s$, sub-threshold swing은 280 mv/dec, on-off 비율은 ~107로 가장 우수한 전기적 특성을 보였다. 또한 열처리 온도 가변 시 $400^{\circ}C$에서 전계 효과 이동도는 28.97 $cm^2/V{\cdot}s$로 $200^{\circ}C$의 전계 효과 이동도는 11.59 $cm^2/V{\cdot}s$에 비해 약 3배 증가하였고, 소자의 스위칭 척도인 sub-threshold swing은 약 180 mv/dec 감소하였다. 문턱 전압은 0.97V, on-off ratio는 약 107을 보였다. 동일한 산소 분압의 분위기에서 $400^{\circ}C$ 열처리 시 가장 우수한 전기적 특성을 보였고, 저온 공정으로 인한 플렉서블 디스플레이 투명 디스플레이 적용 가능성을 확인하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.49 no.4
• /
• pp.1-6
• /
• 2012

This paper presents the extraction and analysis of small-signal parameters of tunneling field-effect transistors (TFETs) by using TCAD device simulation. The channel lengths ($L_G$) of the simulated devices varies from 50 nm to 100 nm. The parameter extraction for TFETs have been performed by quasi-static small-signal model of conventional MOSFETs. The small-signal parameters of TFETs with different channel lengths were extracted according to gate bias voltage. The $L_G$-dependency of the effective gate resistance, transconductance, source-drain conductance, and gate capacitance are different with those of conventional MOSFET. The $f_T$ of TFETs is inverely proportional not to $L_G{^2}$ but to $L_G$.

• Journal of the Microelectronics and Packaging Society
• /
• v.12 no.4 s.37
• /
• pp.339-343
• /
• 2005

Pt-$SrBi_2Nb_2O_9(SBN)-Pt-Y_2O_3-Si$ gate field effect transistors (MFMISFETs) have been fabricated and the SBN thin films are rapid thermal annealed in oxygen plasma. The grain size of the SBN becomes 4 times much larger than that of furnace annealed SBN films even at the same annealing temperature of $700^{\circ}C$, remnant polarization value of Pt-SBN-Pt is improved by 2 times. Using the rapid grain growth of SBN for the MFM-ISFET, memory window and programming characteristics of on/off states are fairly well improved.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.271.2-271.2
• /
• 2013

열화학 기상 증착법은 반도체 산업에서 대면적으로 소자를 양산할 수 있는 방법 중의 하나로서, 그래핀, 이황화 몰리브덴과 같은 이차원 물질의 합성법으로 널리 이용되고 있다. 이런 이차원 물질은 층수에 따라 그 물성이 변화하므로, 층수 조절이 가능한 합성법의 필요성이 대두되고 있다. 열화학 기상 증착법으로 이차원 물질을 합성할 경우, 주요 변수로 성장 온도와 촉매 금속이 있으며 이를 적절히 조절함으로서 합성되는 그래핀의 결정성과 층수의 조절이 가능하다[1-3]. 또한, 이차원 반도체 물질로 전계효과 트랜지스터를 제작하는 경우, 얇은 두께로 인하여 표면의 환경에 민감하게 되므로 게이트 절연체가 중요한 문제로 대두되고 있으며, 이런 현상을 해결하고자 질화붕소(BN)과 같은 이차원 절연물질에 관심이 집중되고 있다. 본 연구에서는 이차원 절연체인 질화붕소의 표면 위에 그래핀을 합성하고자 하였다. 반데발스 성장법(van der Waals epitaxy growth method)으로 1. "BN/ SiO2" 2. "BN/ Ni" 3. "BN/ Cu"의 세 가지 기판을 이용하여 그래핀을 합성하였다. 합성된 그래핀의 결정성 및 층수를 확인하기 위해 라만 스펙트럼과 투과전사 현미경을 통하여 분석하였다. 또한, 이 방법으로 "그래핀/ 질화붕소/ 그래핀"과 같은 구조의 소자를 제작하여 전계효과 트랜지스터 특성을 살펴보았다.

• Journal of IKEEE
• /
• v.27 no.4
• /
• pp.386-390
• /
• 2023

In this study, we examined the quasi-nonvolatile memory characteristics of silicon nanosheet (SiNS) feedback field-effect transistors (FBFETs) fabricated using a complementary metal-oxide-semiconductor process. The SiNS channel layers fabricated by photoresist overexposure method had a width of approximately 180 nm and a height of 70 nm. The SiNS FBFETs operated in a positive feedback loop mechanism and exhibited an extremely low subthreshold swing of 1.1 mV/dec and a high ON/OFF current ratio of 2.4×10⁷. Moreover, SiNS FBFETs represented long retention time of 50 seconds, indicating the quasi-nonvolatile memory characteristics.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1279-1280
• /
• 2007

$Al_{2}O_{3}$ 절연막을 전하포획층으로 이용하여 Top 게이트 ZnO 나노선 전계효과트랜지스터를 제작하였고, 메모리 효과를 관찰하였다. $Al_{2}O_{3}$ 층을 게이트 절연막과 전하포획층으로 사용하였다. 대표적인 Top 게이트 ZnO 나노선 전계효과트랜지스터에 대하여 게이트 전압을 Double sweep 하였을 때의 드레인 전류-게이트 전압 특성이 반시계 방향의 히스테리시스와 문턱전압변화를 나타냈다. 펄스 형태의 게이트 전압을 1초 동안 인가한 후에, 드레인 전류-게이트 전압 특성의 문턱전압 변화가 0.3 V에서 0.8 V로 증가하였다. 이러한 특성은 게이트 전극에서 음전하 캐리어가 음의 게이트 전압에 대하여 $Al_{2}O_{3}$ 층에 충전되고, 양의 게이트 전압에 대하여 방전되는 것을 나타낸다.