• Journal of Adhesion and Interface
• /
• v.24 no.2
• /
• pp.64-68
• /
• 2023

Organic field-effect transistors (OFETs) are attracting attention in the field of next-generation electronic devices, and they can be fabricated on a flexible substrate using an organic semiconductor as a channel layer. In particular, DPP-based semiconducting conjugated polymers are actively used because they have higher charge carrier mobility than other organic semiconductors, but they are still lower than inorganic semiconductors, so various studies are being conducted to improve the charge carrier mobility. In this study, the charge carrier mobility is improved by controlling the surface energy of the substrate by forming self-assembled monolayers (SAMs). As the surface energy of the substrate is controlled by the SAMs, the crystallinity increases, thereby improving the charge carrier mobility by 14 times from 3.57×10^-3 cm²V^-1s^-1 to 5.12×10^-2 cm²V^-1s^-1

• Journal of Adhesion and Interface
• /
• v.22 no.4
• /
• pp.153-157
• /
• 2021

Graphene, a two-dimensional carbon allotrope, has outstanding mechanical and electrical properties. In particular, the charge carrier mobility of graphene is known to be about 100 times higher than that of silicon, and it has received attention as a core material for next-generation electronic devices. However, graphene is very sensitive to environmental conditions, especially vulnerable to moisture or oxygen. It becomes a disadvantage in that the stability of the graphene-based electronic device, so various attempts are being made to solve this problem. In this work, we report a method to greatly improve the stability by controlling the surface energy of the polymer layer used for transferring the insulating layer of the graphene field-effect transistor. As the surface energy of the polymer used as the insulating layer was lowered, the stability could be improved by effectively controlling the adsorption of impurities in the atmosphere such as water molecules or oxygen.

• Journal of the Korean Vacuum Society
• /
• v.17 no.5
• /
• pp.435-441
• /
• 2008

In this paper, we investigated the electrical properties of triisopropylsilyl (TIPS) pentacene organic thin-film transistor (OTFT) depending on solvent type. We spin coated TIPS pentacene by using chlorobenzene, p-xylene, chloroform, and toluene as solvents. Fabricated OTFT with chlorobenzene shows field-effect mobility of $1.0{\times}10^{-2}cm^2/V{\cdot}s$, on/off ratio of $4.3{\times}10^3$ and threshold voltage of 5.5 V. In contrast, with chloroform, the mobility is $5.8{\times}10^{-7}cm^2/V{\cdot}s$, on/off ratio of $1.1{\times}10^2$ and threshold voltage of 1.7 V. Moreover we measured the grain size of each TIPS pentacene solvent by atomic force microscopy (AFM). From these results, it can be concluded that a solvent with higher boiling point results in better electrical characteristics due to large grain size and high crystallinity of TIPS pentacene layer. In this paper TIPS pentacene with chlorobenzene shows the best electrical properties.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.200.1-200.1
• /
• 2015

Charge trap flash (CTF) 메모리 소자는 기존의 플로팅 게이트를 사용한 플래시 메모리 소자에 비해 쓰고 지우는 속도가 빠르고, 소비 전력이 적으며, 쓰고 지우는 동작에 의한 전계 스트레스에 잘 견뎌내는 장점을 가지고 있다. 그러나 CTF 메모리 소자에서도 메모리 셀의 크기가 작아짐에 따라 셀 사이의 간섭 효과를 무시할 수 없다. 인접 셀 간의 간섭현상은 측정 셀의 문턱전압을 예측할 수 없게 변화시켜 소자 동작의 신뢰성을 낮추고 성능을 저하시킨다. 본 논문에서는 셀 사이의 간섭을 줄이고 소자의 성능을 향상시키기 위해 charge trap 층에 금속 공간층을 삽입한 CTF메모리 소자의 전기적인 특성에 대해 연구하였다. 금속 공간층을 갖는 CTF 메모리 소자는 기존 CTF 메모리 소자의 트랩층 양 측면에 절연막과 금속 공간층을 증착시켜 게이트가 트랩층을 감싸는 구조를 갖는다. 인접 셀 사이에 발생하는 간섭 현상과 전계 분포를 분석하였다. 프로그램 동작 시CTF 메모리 소자 내에 형성되는 전계의 분포와 크기를 계산함으로 금속 공간층이 인접한 셀에서 형성된 전계를 차폐시켜 셀 간 간섭 현상을 최소화하는 것을 확인하였다. 이러한 결과는 인접 셀 간의 간섭현상을 최소화하면서 소자 동작의 신뢰성이 향상된 대용량 메모리 소자를 제작하는데 도움을 줄 수 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.613-613
• /
• 2013

그래핀은 저차원계 구조에서 기인하는 뛰어난 전기적, 물리적, 기계적 성질을 지니고 있어 실리콘 기반 기술을 대체할 전계 효과 트랜지스터 이외에도 투명전극, 초고용량 커패시터, 전계방출 디스플레이 등 다양한 응용분야에 적용 가능하다. 최근에는 이러한 응용 연구분야에서 그래핀과 탄소나노튜브 각각의 단점을 최소화하고 장점을 극대화하기 위한 그래핀-탄소나노튜브 혼성 나노구조에 대한 연구들이 진행되고 있는 추세이다. 이전 연구들에서 환원된 그래핀 산화물(Reduced Graphene Oxide, RGO)을 이용한 그래핀-탄소나노튜브 혼성 나노구조가 제작되었는데, 이는 RGO의 제작과정에서 복잡한 공정과 긴 합성과정이 요구될 뿐 아니라, 복합 물질에서 탄소나노튜브의 밀도 제어가 어렵다는 단점을 지닌다. 또한 현재까지 제작된 그래핀-탄소나노튜브 혼성 나노구조의 경우, 열 화학기상증착법으로 합성된 다층(few-layers)의 그래핀과 탄소나노튜브 혼성 나노구조를 제작하였다 [1-6]. 본 연구에서는 우수한 전기적 특성을 가진 단층(monolayer)의 그래핀을 열 화학기상증착법으로 합성한 후, 그래핀 위에 단일벽 탄소나노튜브를 성장시킴으로써 그래핀-탄소나노튜브 혼성 나노구조를 제작하였다. 합성된 그래핀-탄소나노튜브의 구조적 특징은 주사 전자 현미경과 라만 분광기 측정을 통해 확인하였고, 촉매의 표면 형상 및 화학적 상태는 원자힘 현미경과 X선 광전자 분광법을 통해 확인하였다. 또한 그래핀 기반의 전계 효과 트랜지스터의 경우, 상온에서 그래핀은 우수한 전하 이동도를 가지며 웨이퍼 스케일에서 제작하기 쉬우나 밴드 갭이 없으므로 높은 Ion/Ioff를 가지는 그래핀 기반의 트랜지스터를 만드는 것이 과제이다. 반면 탄소나노튜브는 큰 에너지 갭을 가지고 있으므로 높은 Ion/Ioff를 구현하는 소자 제작이 가능하다. 그리하여 제작된 그래핀-탄소나노튜브 혼성 나노구조의 소자 제작을 통해 전기적 특성을 조사하였다.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.7
• /
• pp.102-108
• /
• 2013

In manufacturing of solution-processed organic electronic devices, a spin coating method is frequently used, but which has a big problem. Solvent in a solution has a decisive effect such as physical and chemical damage for successive solution-based film deposition. Such a severe damage by solvent restricts for fabricating building blocks of multi-layered films from solutions. In this work, it will be shown that a proper combination of well-known solvents gives a chance to fabricate multi-layered film, also this new method was applied to make organic field effect transistor. Two types of bottom gate, bottom contact transistors were fabricated, one of which is fabricated by conventional single spin coating method, the other fabricated by double spin coating method. Compared with the electrical characteristics in a single spin coated transistor, the leakage current between source and gate electrode was decreased, ON state current was increased, and the extracted saturation mobility was multiplied more than 2.7 time for double spin coated transistors. It is suggested that the multiple coated gate dielectric structure is more desirable for high performance organic ferroelectric field effect transistors.

• Journal of IKEEE
• /
• v.28 no.1
• /
• pp.46-52
• /
• 2024

In this study, we investigated the electrical characteristics of SiC MOSFETs by depositing Si and oxidizing it to form the gate oxide layer. A thin Si layer was deposited approximately 20 nm thick on top of the SiC epi layer, followed by oxidation to form a gate oxide layer of around 55 nm. We compared devices with gate oxide layers produced by oxidizing SiC in terms of interface trap density, on-resistance, and field-effect mobility. The fabricated devices achieved improved interface trap density (~8.18 × 10¹¹ eV^-1cm^-2), field-effect mobility (27.7 cm²/V·s), and on-resistance (12.9 mΩ·cm²).

• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 1998.11a
• /
• pp.101-107
• /
• 1998

본 논문에서는 최근 국내·외적으로 활발하게 연구되고 있는 고분자 절연재료에 있어서 공간 전하가 전기적 특성에 미치는 영향에 대한 연구로서, 기존에는 보고되지 않았던 새로운 측정시스템과 분석 방법을 제시하였다. 그리고, 이러한 측정시스템을 이용하여 교류전압 하에서 PD 발생시에 절연체 표면에 축적되는 공간전하의 직접적인 관측을 통하여 공간전하와 PD와의 연관성에 대한 규명을 실시하였다. 실험결과로부터 PD 패턴은 방전에 의해 절연체 내부보다는 표면에 축적되는 동적 공간전하와 매우 밀접한 관계를 가지고 있는 것을 알 수 있었으며, 또한 PD 발생시 공기층 전압은 이러한 동적 공간전하에 의해 지배됨을 확인할 수 있었다. 그리고, 일정전계 이상에서는 공간전하의 축적에 의한 영향으로 PD 크기와 공기층 전압은 더 이상 증가하지 않았다는 것을 확인할 수 있었다. 이러한 실험결과는 유전체장벽방전을 이용한 NOx, SOx 등의 공해물질의 분해에 있어서, 현재까지는 분해시스템에 전달되는 전력은 인가전압의 주파수와 크기에 비례하는 것으로 생각해 왔으나, 본 실험결과를 통하여 일정전계 이상에서는 전압상승에 의한 분해 효율의 향상을 기대하기 힘들다는 것을 나타낸다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2012.05a
• /
• pp.215-215
• /
• 2012

본 연구에서는 화학적 도핑 방법 및 플라즈마 표면 처리방법을 이용하여 그래핀 내 Electron & Hole carrier 들의 농도를 변화시켜, 전계효과에 따른 Graphene Field Effect Transistors (GFETs) 소자의 전기적 특성 변화를 확인 하였으며, 전기적 특성 결과 중에 Dirac-point (DP) 이동에 따른 그래핀 $E_F$ (Fermi-energy) level 변화를 계산 및 유추 하였으며, Ultraviolet Photoelectron Spectroscpy (UPS)를 이용하여 실제적으로 He 소스 광전자를 그래핀 샘플 표면에 입사하여 나오는 전자들의 Kinetic Energy($E_K$) 결과를 이용하여 Work function (WF) 변화를 확인 및 검증하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.317-317
• /
• 2016

이 연구에서는 산화막/산화막/산화막 적층구조의 블로킹산화막/전하저장층/터널링산화막과 InSnZnO를 채널층으로 이용한 비휘발성 메모리 (NVM) 소자의 메모리 특성을 확인하였다. NVM 소자의 기본 전기적 특성의 경우 $19.8cm2/V{\cdot}s$의 높은 전계효과 이동도, 0.09V의 낮은 문턱전압, 0.127 V/dec의 낮은 기울기 및 $1.47{\times}107$의 높은 전류점멸비를 나타내었다. 또한, InSnZnO의 경우 가시광영역에서 85% 이상의 투과도를 가짐을 확인하였다. NVM소자의 경우, +12V의 Programming과 1ms의 Programming duration time에서 104s 이후 86%이상의, 그리고 10년 후 67% 이상의 우수한 전하보유시간 특성을 나타내었다. 이를 통해 투명플렉서블 메모리 시스템에 산화막/산화막/산화막 적층구조의 InSnZnO NVM소자의 응용 가능성이 높다고 판단한다.