• Title/Summary/Keyword: 전계효과

Search Result 443, Processing Time 0.027 seconds

Survey of IEEE Standards Methods for Measuring Electromagnetic Field Strength of Sinusoidal Continuous Waves, 300Hz to 30GHz (30Hz에서 30GHz 범위의 연속 정현파 신호에 의한 IEEE 표준 전계강도 측정법 조사분석)

  • Gu, Bon-Hui;Lee, Yeong-Hwan;Mok, Jin-Dam
    • Electronics and Telecommunications Trends
    • /
    • v.11 no.3 s.41
    • /
    • pp.57-70
    • /
    • 1996
  • 본 고에서는 IEEE의 표준안테나 방법과 표준전장 방법의 두 가지 전계강도 측정방법을 고찰하였다. 표준 안테나 방법은 측정될 전계에 의해 표준 수신안테나에 형성된 수신전력 또는 개방전압을 측정하고 측정된 전압과 표준안테나의 치수 및 형태로부터 전계강도를 계산하는 방법이다. 표준 전장 방법은 측정될 전장 및 표준 전장에 의해 안테나에 나타나는 전압을 비교하는 방법이다. 표준전장의 크기는 전송안테나의 치수, 전류분포, 이격거리, 대지효과에 의해 계산된다. 범용적인 전계강도의 보정과 마이크로웨이브 주파수까지 확장된 전계강도 측정방법을 포함한 전계강도 측정절차에 관한 사항이 요약되었다.

A Study on Shield ring Design for Relieved Electric Field Intensity in GIS Spacer Triple Junction (GIS 스페이서 삼중점 전계 완화를 위한 쉴드링 설계에 관한 연구)

  • Kwon, Gumin;Lee, Seungkwan;Kang, Mincheol;Jeong, Kyengsik;Kim, Kyonghoe
    • Proceedings of the KIEE Conference
    • /
    • 2015.07a
    • /
    • pp.1181-1182
    • /
    • 2015
  • 본 논문에서는 초고압 가스절연개폐장치(GIS, Gas Insulated Switchgear) 내 고체 절연물인 스페이서에서 삼중점의 전계를 완화하기 위한 쉴드링 설계 방법과 그에 따른 효과를 분석하였다. 이를 위해 420kV GIS 스페이서를 축대칭 모델로 단순화하여 전계해석을 수행하였으며, 쉴드링 직경에 따른 삼중점 전계세기 변화를 확인하였다. 또한 쉴드링과 스페이서 계면 사이의 최소 이격거리를 계산하여 쉴드링의 최적 직경을 구하였다. 추가적으로, 새로운 설계 기법인 Double 쉴드링 기법을 소개하고 기존의 쉴드링이 하나인 경우와 비교 분석하여 그 효과를 확인하였다.

  • PDF

포토레지스트를 이용한 선택적 세포배양기술 연구

  • Kim, Min-Su;Jo, Won-Ju;Choe, Jeong-Yeon;Im, Jeong-Ok
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2010.08a
    • /
    • pp.247-247
    • /
    • 2010
  • 전계효과 트랜지스터를 이용한 바이오센서는 하나의 칩 위에 많은 센서 소자를 집적할 수 있으므로, 같은 종류의 센서를 다수 배열함으로써 다차원화할 수 있고, 다른 종류의 센서를 여러개 배열함으로써 다기능화할 수 있다. 또한 지능회로와 함께 집적하여 지능화하거나, 관련회로 및 장치들을 함께 집적함으로써 시스템화할 수 있기 때문에 최첨단 센서로 각광을 받고 있다. 그러나, 전계효과 트랜지스터를 이용한 바이오센서는 게이트 영역에 생체 분자를 고정시키는 것이 어렵고, 고정되더라도 생체 분자의 양이 미량이어서 재현성이 떨어지며, 생체 분자가 발생시키는 시그널이 적어 전류 세기 변화에 대한 검출감도가 저하되는 문제점이 있다. 본 연구에서는 반도체 리소그래피 공정을 이용하여 생체 분자를 물리 화학적 처리 없이 게이트 영역에 집중적으로 고정시킬 수 있는 기술에 대해 연구하였다. 산화막이 증착된 기판 위에 포토레지스트를 도포한 뒤 리소그래피공정을 이용하여 패터닝 하였으며 기판 위에 human embryonic kidney(HEK)-293 세포를 배양하였다. 연구결과, 친수성인 포토레지스트보다 소수성인 산화막 영역에 다수의 세포가 선택적으로 집중 배양됨을 확인하였다. 따라서 본 연구결과를 바이오센서에 적용할 경우 센서의 검출감도를 향상시킬 수 있을 것으로 기대된다.

  • PDF

Performance of Differential Field Effect Transistors with Porous Gate Metal for Humidity Sensors

  • Lee, Sung-Pil;Chowdhury, Shaestagir
    • Journal of Sensor Science and Technology
    • /
    • v.8 no.6
    • /
    • pp.434-439
    • /
    • 1999
  • Differential field effect transistors with double gate metal for integrated humidity sensors have been fabricated and the drain current drift characteristics to relative humidity have been investigated. The aspect ratio was 250/50 for both transistors to get the current difference between the sensing device and non-sensing one. The normalized drain current of the fabricated humidity sensitive field effect transistors increases from 0.12 to 0.3, as relative humidity increases from 30% to 90%.

  • PDF

Structure Guide Lines of Silicon-based Pocket Tunnel Field Effect Transistor (실리콘 기반 포켓 구조 터널링 전계효과 트랜지스터의 최적 구조 조건)

  • Ahn, Tae-Jun;Yu, Yun Seop
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2016.05a
    • /
    • pp.166-168
    • /
    • 2016
  • This paper introduces about the structure guide lines of pocket tunneling Field effect transistor. As the pocket length or thickness increase, on-current $I_{on}$ increases. As the pocket thickness is less than 3nm, subthreshold swing (SS) increase. As the dielectric constants of the gate insulator increases, the performance of on-current and subthreshold swing enhances.

  • PDF

Reduction of Source/Drain Series Resistance in Fin Channel MOSFETs Using Selective Oxidation Technique (선택적 산화 방식을 이용한 핀 채널 MOSFET의 소스/드레인 저항 감소 기법)

  • Cho, Young-Kyun
    • Journal of Convergence for Information Technology
    • /
    • v.11 no.7
    • /
    • pp.104-110
    • /
    • 2021
  • A novel selective oxidation process has been developed for low source/drain (S/D) series resistance of the fin channel metal oxide semiconductor field effect transistor (MOSFET). Using this technique, the selective oxidation fin-channel MOSFET (SoxFET) has the gate-all-around structure and gradually enhanced S/D extension regions. The SoxFET demonstrated over 70% reduction in S/D series resistance compared to the control device. Moreover, it was found that the SoxFET behaved better in performance, not only a higher drive current but also higher transconductances with suppressing subthreshold swing and drain induced barrier lowering (DIBL) characteristics, than the control device. The saturation current, threshold voltage, peak linear transconductance, peak saturation transconductance, subthreshold swing, and DIBL for the fabricated SoxFET are 305 ㎂/㎛, 0.33 V, 13.5 𝜇S, 76.4 𝜇S, 78 mV/dec, and 62 mV/V, respectively.