• 제목/요약/키워드: 적층 두께

검색결과 665건 처리시간 0.029초

경사형 구조 적층복합재료의 최적설계에 관한 연구 (Optimal Design of Laminate Composites with Gradient Structure)

  • 백성기;강태진;이경우
    • Composites Research
    • /
    • 제13권2호
    • /
    • pp.40-50
    • /
    • 2000
  • 종횡비가 다른 적층복합재료에 경사형 구조를 도입하고, 이것이 일방향으로의 하중을 받을 때의 좌굴특성을 최대화하기 위해서 복합재료의 각 층에서의 섬유부피분율과 두께를 변수로 sequential linear programming method를 이용하여 최적화 하였다. 이로부터 좌굴특성을 최대화 할 수 있는 최적구조를 제안하였다. 적층복합재료는 종횡비의 영향이 커서 종횡비가 1보다 작은 경우는 최외각층의 섬유부피분율을 최대화하는 방향으로 최적화가 이루어졌으나 종횡비가 2인 경우는 각층에서의 섬유부피분율과 두께비가 어느 정도 균형을 이루는 형태로 최적화가 이루어 졌다. 경사형 구조는 전통적인 균일구조의 복합재료에 비해서 섬유부피와 복합재료의 무게 절감에 큰 효과를 가지는 것으로 확인되었다.

  • PDF

Bumpless 접속 기술을 이용한 웨이퍼 레벨 3차원 적층 기술 (3D Integration using Bumpless Wafer-on-Wafer (WOW) Technology)

  • 김영석
    • 마이크로전자및패키징학회지
    • /
    • 제19권4호
    • /
    • pp.71-78
    • /
    • 2012
  • 본 논문은 기존의 미세화 경향에 대한 bumpless through-silicon via (TSV)를 적용한 웨이퍼 레벨3차원 적층기술과 그 장점에 대해 소개한다. 3차원 적층을 위한 박막화 공정, 본딩 공정, TSV 공정별로 문제점과 그 해결책에 대해 자세히 설명하며, 특히 $10{\mu}m$ 이하로 박막화한 로직 디바이스의 특성 변화에 대한 결과를 보고한다. 웨이퍼 박막화 공정에서는 기계적 강도 변동 요인, 금속 불순물에 대한 gettering 대책에 대해 논의되며, 본딩 공정에서는 웨이퍼의 두께 균일도를 높이기 위한 방법에 대해 설명한다. TSV형성 공정에서는 누설 전류 발생 원인과 개선 방법을 소개한다. 마지막으로 본 기술을 적용한 3차원 디바이스에 대한 roadmap에 관해 논의할 것이다.

정적압입 관통실험을 이용한 복합재 적층판의 고속충격 관통에너지 예측 (Prediction of the Penetration Energy for Composite Laminates Subjected to High-velocity Impact Using the Static Perforation Test)

  • 유원영;이석제;김인걸;김종헌
    • Composites Research
    • /
    • 제25권5호
    • /
    • pp.147-153
    • /
    • 2012
  • 본 논문에서는 복합재 적층판의 고속충격 관통에너지를 예측하는 방법 중 하나인 정적압입 관통 실험을 수행하였다. 정적압입 관통 에너지를 정확히 분석하기 위해서 세 가지 방법을 이용하였다. 첫 번째로 AE 센서 신호 변화를 이용해서 압입 관통 지점을 판단하고 관통 에너지를 구하는 방법, 두 번째는 관통된 시편에 다시 관통실험을 수행하여 두 에너지 차를 이용해서 구하는 방법, 세 번째는 재수행한 관통실험의 하중-변위 그래프에서 최대하중지점을 압입 관통 지점으로 판단하고 에너지를 구하는 방법이다. 위 방법들에 의한 관통에너지 예측 결과를 제시하였고 고속충격 실험 결과와 비교하여 타당성을 검증하였다.

선형 집적회로(IC) 설계의 문제점 (Design problem of Line)

  • 김만진
    • 대한전자공학회논문지
    • /
    • 제13권3호
    • /
    • pp.22-27
    • /
    • 1976
  • 집적회로(I.C)의 설계에 있어서는 평수구조의 변형만이 가능하므로 여러가지 다른 트랜지스터 (Transistor)가 결합하여 하나의 특정한 기능을 발휘하게 되는 선형회로에는 회로의 설계와 동시에 사용될 적층(EPI)의 비저항 및 두께와 적층(EPI)과 기판 사이에 삽입되는 이침층(Buried Layer)의 구조 등을 정확히 알아야 한다. 본 연구에서는 집적회로의 동작전압과 적층 두께및 비저항과의 관계를 실측치와 비교분석 하였고 이 결과를 선형 집적회로 설계에 이용 가능하도록 도시하였다. For linear IC design, one has to know the epi thickness, resistivity, and structure of buried island inserted between epi and substrate because the mask structure can only be changed for linear IC consisted of various type of transistors to be made for desired specific function. The interrelation of IC operational and saturation voltages with epi resistivity, theckness and divice structure are studied and presented in graphic forms so that IC design engineers can utilize them.

  • PDF

Junctionless FET로 구성된 적층형 3차원 인버터의 AC 특성에 대한 연구 (AC Electrical Coupling of Monolithic 3D Inverter Consisting of Junctionless FET)

  • 김경원;안태준;유윤섭
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2017년도 춘계학술대회
    • /
    • pp.529-530
    • /
    • 2017
  • Junctionless FET(JLFET)로 구성된 적층형 3차원 인버터의 전기적 상호작용을 연구하였다. Inter Layer Dielectirc (ILD) 두께에 따른 상단 JLFET의 $N_{gate}-N_{gate}$ 정전용량과 전달 컨덕턴스의 특성 변화를 하단 JLFET 게이트 전압에 따라서 조사하였다. 상단과 하단 JLFET 사이 간격이 수십 nm 인 적층형 구조를 사용할 때에 두 트랜지스터의 거리에 따른 AC 전기적인 상호작용을 고려해야 한다.

  • PDF

경사기능특성을 모사한 적층 벤더 액츄에이터 특성 (AFUNCTIONALGRADIENT-SIMULATEDMULTILAYERBENDERACTUATOR)

  • 정순종;고중혁;하문수;이대수;송재성
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2004년도 하계학술대회 논문집 Vol.5 No.2
    • /
    • pp.802-805
    • /
    • 2004
  • 압전 액츄에이터는 다른 종류의 액츄에이터와 비교할 때 높은 강성, 빠른 응답성의 우수한 특성을 가지고 있다. 벤더형 액츄에이터는 높은 변위의 장점을 가지나 높은 전기장과 기계적 부하인가시에는 내부 응력이 증가하므로서 신뢰성이 감소한다는 단점을 가지고 있다. 이러한 단점을 보완하기 위하여 여러 방법으로 내부 응력을 줄이려는 시도가 있으며 그중 하나는 경사기능 소재나 경사기능 구조를 가지는 액츄에이터의 개발이다. 본 연구에서는 경사기능 특성을 모사한 액츄에이터 구조를 제작하고 그 특성을 조사하였다. 두 가지의 압전상수 d31= - 220 pC/N, d31 =- 100 pC/N를 가지는 세라믹층을 적층하여 벤더형 액츄에이터의 특성을 관찰하였다. 그 결과 두 종류의 세라믹층으로 적층한 액츄에이터가 한가지 특성의 세라믹으로 제작한 액츄에이터 보다 전압인가시 20%이상의 우수한 변위 특성을 나타내었다. 이러한 변화는 내부 응력의 감소에 기인한 것으로 예상된다.

  • PDF

유연 OLED디스플레이 구현을 위한 박막 봉지 기술

  • 한주환;이성현;박진성
    • 인포메이션 디스플레이
    • /
    • 제20권3호
    • /
    • pp.48-56
    • /
    • 2019
  • 유연 OLED 디스플레이 구현을 위한 박막 봉지 기술에 대해 두 가지 관점으로 살펴보았다. 첫 번째 다층 구조를 통한 박막 봉지 특성 개선에 대한 연구는 현재까지 다양한 연구들이 진행되어 왔으며 활발히 진행 중이다. 특히 우수한 투습 방지 특성을 가지며 동시에 기계적 내구성을 잃지 않기 위해 유 무기 적층구조는 중요한 연구 주제였다. 유기물 층은 다양한 소재, 증착 방법들이 연구되었으며 무기물 층은 ?고 좋은 특성을 가지기 위해 원자층 증착법을 활용하는 것이 중요하다. 특히 원자층 증착법이 대면적 증착이 가능하며, 균일도가 높다는 점에서 향후 양산에서도 활용이 가능하다는 점에서 원자층 증착법과 분자층 증착법을 통한 유 무기 적층 구조 연구가 중요하다고 할 수 있다. 또한 막에 구조적인 변화를 주어 가해자는 응력을 최소화하는 방법을 소개하였다. 이론적으로 전체막에서 외부 응력이 가해지더라도 받는 응력이 0이 되는 중립면을 활용하면 큰 외부 응력이 막에 가해지더라도 열화가 확연히 줄어든 연구 결과들이 있었다. 결론적으로 유연 OLED 디스플레이 구현하기 위해 박막 봉지 측면에서 이루어 져야 할 연구의 방향은 소재적으로 유 무기 적층 구조를 통한 막 내구성 및 투습 방지 특성 확보가 중요하고 구조적으로는 OLED 패널 제작 시 박막 봉지 층 이외에 상부 추가되는 막의 두께와 탄성 계수를 조절하여 기계적 내구성이 낮은 백플레인 부분과 박막 봉지 부분을 중립면에 위치시켜 외부 응력으로부터 자유로워 지도록 하는 방향으로 진행될 것으로 예상된다.

응력장을 이용한 직교적층 탄소섬유/에폭시 복합재 적층판의 모드 I 균열 특성 연구 (The Study on the Characteristics of Mode I Crack for Cross-ply Carbon/Epoxy Composite Laminates Based on Stress Fields)

  • 강민송;전민혁;김인걸;우경식
    • Composites Research
    • /
    • 제32권6호
    • /
    • pp.327-334
    • /
    • 2019
  • 층간분리는 복합재 적층판에서 발생하는 특수한 파손 모드이다. 유한요소해석기법을 활용하여 균열 성장방향이 확실히 예측되는 일방향 복합재 적층판의 층간분리 거동과 관련된 많은 수치적 연구가 수행되었다. 반면에 여러 방향으로 적층된 복합재 적층판의 층간분리는 층간 균열 뿐 만 아니라 기지재료 파손 및 섬유 브릿징을 수반하는 층내 균열이 발생한다. 또한 층간 균열과 층내 균열이 불규칙적인 비율로 나타나고 층내 균열도 임의의 각도로 성장한다. 이러한 직교적층 복합재 적층판의 균열 성장 방향에 대한 예측은 확정론적 해석 방법 보다는 확률론적 해석 방법이 유리하다. 본 논문에서는 직교적층 탄소섬유/에폭시 복합재 적층판에 모드 I 하중이 가해질 때 균열 경로를 분석하여 향후 확률론적 해석의 기반 자료로 사용할 수 있는 확률 데이터를 수집하고 분석하였다. 직교이방성 재료의 균열선단에서의 응력장 해석결과를 활용하여 균열 성장 방향을 분석할 수 있는 두 가지 기준을 제안하였다. 제안한 방법을 이용하여 직교적층 탄소섬유/에폭시 복합재 적층판의 균열 성장 방향을 정성적, 정량적으로 분석하고 실험값과 비교분석하였다.

고주파 적층형 칩 인덕터 개발 (Development of High frequency Multi-layered Ceramic Chip Inductor)

  • 강남기;임욱;유찬세
    • 한국산학기술학회:학술대회논문집
    • /
    • 한국산학기술학회 2001년도 춘계학술대회 발표논문집
    • /
    • pp.148-150
    • /
    • 2001
  • 본 논문에서는 소결 후 20 ㎛ 정도의 두께를 갖는 ceramic green sheet를 이용하여 초소형(1005) 칩 인덕터를 제작하였다. 인덕터의 패턴을 최적화함에 있어서 HP사의 HFSS(High Frequency Structure Simulator)를 이용하였고 이 과정에서 인덕터의 전기적 특성, 등가회로등을 추출하였다. 칩 인덕터를 제작함에 있어서 모든 적층 공정을 최적화하였다. 실제 제작한 인덕터와 simulation 결과의 관계성을 도출하고 이를 통해 목표 용량을 tuning하였다. 이와 같은 과정을 통해 1-39 nH의 인덕턴스를 갖는 1005크기의 칩 인덕터를 개발하였고, 이를 선진사의 제품과 비교할 때 우수한 전기적 특성을 나타내었다.