• Journal of the Korean Society for Precision Engineering
• /
• v.23 no.6 s.183
• /
• pp.187-195
• /
• 2006

FDM, SLS, and EOS processes are the layered manufacturing processes far functional prototypes. In this paper, bench mark tests of those processes were carried out using various materials. The test includes mechanical properties, such as tensile and compressive strengths, hardness, impact strength, and heat resistance, and surface roughness, shape and dimensional accuracy, manufacturing time, and manufacturing costs. It is verified that SLS method is advantageous in surface roughness and manufacturing time, EOS method in shape accuracy, and FDM method is great in manufacturing costs.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2008.11a
• /
• pp.43-44
• /
• 2008

실리콘 웨이퍼 위에 마이크로웨이브 플라즈마 화학증착법으로 나노결정질 다이아몬드 박막을 형성하고 그 위에 RF 마그네트론 스퍼터로 ZnO 박막을 적층한 후 SAW(Surface Acoustic Wave) 필터를 제작하여 평가하였다. 기판온도, 작업압력, Ar/$CH_4$ 비율을 변화시켜 최적공정 조건에서 30nm 수준의 결정립을 갖는 $4{\mu}m$ 두께의 다이아몬드 박막을 얻었고, RF 인가전력, 기판온도, Ar/$O_2$ 비율을 조정하여 결정성이 우수하고, 표면 거칠기가 좋으며, 높은 비저항을 갖는 $2.2{\mu}m$ 두께의 ZnO 박막을 얻었다. 박막의 특성은 FESEM과 XRD로 평가하였다. Lift-off 식각공정을 이용하여 일정한 선폭과 간격(Line/Space : 1.5/$1.5{\mu}m$)을 갖는 구리 전극 패턴을 형성하였다. Network Analyzer를 이용하여 측정한 SAW 필터의 중심주파수는 1.67GHz이었다.

• Journal of the Korea Institute of Military Science and Technology
• /
• v.10 no.3
• /
• pp.120-128
• /
• 2007

In order to reduce the lead-time and cost, the technology of rapid prototyping(RP) has been widely used. This paper describes the methodology to fabricate a large object by using the principle of rapid prototyping. By laminating thick and sloping polystyrene foam plates, we can make the large model which has three dimensional, continuous surfaces faster and easier than conventional processes. Estimated error was much smaller than other RP products which have stepped effect. For accuracy improvement and post processing, machined metal plates are added between the thick plates. To keep the continuity of surface and strengthen the model, pilot holes and guide rods are applied. By the methodology described in this paper, a missile body with flush air intake was fabricated.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.33-33
• /
• 2007

SoP-L 공정은 유전율이 상이한 재료를 이용하여 PCB 공정이 가능하고 다른 packaging 방법에 비해 공정 시간과 비용이 절약되는 잠정이 있다. 본 연구에서는 SoP-L 기술을 이용하여 Si 기판의 함몰에 판한 공정의 안정도와 함몰 시 제작된 때턴의 특성의 변화에 대해 관찰 하였다. Si 기판의 함몰에 Active device를 이용하여 특성의 변화를 살펴보고 공정의 안정도를 확립하려 했지만 Active device는 측정 시 bias의 확보와 특성의 민감한 변화로 인해 비교적 측정이 용이하고 공정의 test 지표를 삼기 위해 passive device 를 구현하여 함몰해 보았다. Passive device 의 제작 과정은 Si 기판 위에 spin coating을 통해 PI(Poly Imide)를 10um로 적층한 후에 Cr과 Au를 seed layer로 증착을 하였다. 그리고 photo lithography 공정을 통하여 photo resister patterning 후에 전해 Cu 도금을 거쳐 CPW 구조로 $50{\Omega}$ line 과 inductor를 형성하였다. 제작 된 passive device의 함몰 전 특성 추출 data와 SoP-L공정을 통한 함몰 후 추출 data 비교를 통해 특성의 변화와 공정의 안정도를 확립하였다. 차후 안정된 SoP-L 공정을 이용하여 Active device를 함몰 한다면 특성의 변화 없이 size 룰 줄이는 효과와 외부 자극에 신뢰도가 강한 기판이 제작 될 것으로 예상된다.

• Proceedings of the IEEK Conference
• /
• 2003.07a
• /
• pp.362-365
• /
• 2003

본 논문에서는 세라믹 테잎의 적층 공정을 이용하는 LTCC(Low Temperature Co-fired Ceramics) 공정을 이용하여 FBAR duplexer 의 패키징을 위한 다층기판을 구현하였다. 구현된 다층기판에는 stripline 구조의 전송선로를 이용한 인덕터 및 위상 천이기를 내장 시키게 되는데, 인덕터의 경우 길이 변수를 통한 인덕턴스의 변화 추이를, 위상 천이기의 경우 선 폭 변수를 통한 특성 임피던스의 변화 추이를 통해 각 개별 소자에 대한 설계·제작·측정을 하였고 추출한 데이터를 실제 회로 설계 시 적용하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.475-475
• /
• 2012

백색 유기발광소자는 매우 얇고, 가볍고, 저전력 구동이 가능하다는 점에서 전색 디스플레이나 조명 시장에서 많은 관심을 끌고 있다. 고효율을 가진 백색 유기발광소자의 제작을 위해서는 일반적으로 쉐도우 마스크를 사용하여 발광 패턴을 만들기 때문에 제작 비용이 비싸다는 단점을 가진다. 본 논문에서는 제작 공정이 간단하고, 저비용의 장점을 가지는 용액 공정을 사용하여 나노 구멍 구조를 가지는 적색 고분자와 청색 저분자의 혼합 발광층으로 백색 유기발광소자를 제작하였다. 이 나노 구멍 구조를 가지는 poly[2-methoxy, 5-(2'-ethyl-hexyloxy)-p-phenylene vinylene] (MEH-PPV)/ 2-methyl-9,10-di(2-naphthyl)anthracene (MADN) 혼합 발광층의 전기적, 광학적 특성을 분석하기 위하여 MEH-PPV/MADN 적층 구조를 가지는 백색 유기발광소자를 제작하여 비교, 분석하였다. 나노 구멍 구조를 가지는 혼합 발광층의 발광 스펙트럼에서 적층 구조보다 청색 파장대의 빛의 비율을 높일 수 있었다. 그 이유는 나노 구멍 구조를 가지는 혼합 발광층에서 정공수송층인 poly(3,4-ethylenedioxythiophene) poly(styrenesulfonate) (PEDOT:PSS) 층과 청색 발광층 사이의 일부분 접합부분의 정공 주입 때문이다. 또한, 혼합 발광층을 가진 백색 유기발광소자의 전류 밀도와 휘도는 구멍을 가진 MEH-PPV 층 때문에 상당히 증가하는 것을 알 수 있다. 혼합 발광층을 가진 백색 유기발광소자의 적색과 청색의 균형은 나노 구멍의 크기를 통해서 조절이 가능하고, 색 안정성은 정공 주입층과 청색 발광층 사이의 직접 접촉에 의한 구동 전압의 변화를 따라 증가시킬 수 있었다. 그 결과, 혼합 발광층을 가지는 백색 유기발광소자에서 적색과 청색 발광층의 발광 균형은 스핀 코팅 속도가 3,000 rpm일 때, 최적의 결과를 나타내었다. 이러한 실험 결과들은 저분자/고분자로 이루어진 혼합 발광층을 가진 백색 유기발광소자에서의 전자와 정공의 전달 및 발광 메커니즘을 분석할 수 있었다.

• Journal of the Microelectronics and Packaging Society
• /
• v.19 no.3
• /
• pp.37-41
• /
• 2012

The wafer level stacking with Cu-to-Cu bonding becomes an important technology for high density DRAM stacking, high performance logic stacking, or heterogeneous chip stacking. Cu CMP becomes one of key processes to be developed for optimized Cu bonding process. For the ultra low-k dielectrics used in the advanced logic applications, Ti barrier has been preferred due to its good compatibility with porous ultra low-K dielectrics. But since Ti is electrochemically reactive to Cu CMP slurries, it leads to a new challenge to Cu CMP. In this study Ti barrier/Cu interconnection structure has been investigated for the wafer level 3D integration. Cu CMP wafers have been fabricated by a damascene process and two types of slurry were compared. The slurry selectivity to $SiO_2$ and Ti and removal rate were measured. The effect of metal line width and metal density were evaluated.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.186-186
• /
• 2010

소자의 축소화에 따라 floating gate 형의 flash 메모리 소자는 얇은 게이트 절연막 등의 이유로, 이웃 셀 간의 커플링 및 게이트 누설 전류와 같은 문제점을 지니고 있다. 이러한 문제점을 극복하기 위해 charge trap flash 메모리 (CTF) 소자가 연구되고 있지만, CTF 메모리 소자는 쓰기/지우기 속도와 데이터 보존 성능간의 trade-off 관계와 같은 문제점을 지니고 있다. 최근, 이를 극복하기 위한 방안으로, 다른 유전율을 갖는 유전체들을 적층시킨 터널 절연막을 이용한 Tunnel Barrier Engineered (TBE) 기술이 주목 받고 있다. 따라서, 본 논문에서는 TBE 기술을 적용한 MIS-capacitor를 높은 유전율을 가지는 Al2O3와 HfO2를 이용하여 제작하였다. 이를 위해 먼저 Si 기판 위에 Al2O3 /HfO2 /Al2O3 (AHA)를 Atomic Layer Deposition (ALD) 방법으로 약 2/1/3 nm의 두께를 가지도록 증착 하였고, Aluminum을 150 nm 증착 하여 게이트 전극으로 이용하였다. Capacitance-Voltage와 Current-Voltage 특성을 측정, 분석함으로써, AHA 구조를 가지는 터널 절연막의 전기적인 특성을 확인 하였다. 또한, high-k 물질을 이용한 터널 절연막을 급속 열처리 공정 (Rapid Thermal Annealing-RTA) 과 H2/N2분위기에서 후속열처리 공정 (Post-RTA)을 통하여 전기적인 특성을 개선 시켰다. 적층된 터널 절연막은 열처리를 통해 터널링 전류의 민감도의 향상과 함께 누설전류가 감소됨으로서 우수한 전기적인 특성이 나타남을 확인하였으며, 적층된 터널 절연막 구조와 적절한 열처리를 이용하여 빠른 쓰기/지우기 속도와 전기적인 특성이 향상된 비휘발성 메모리 소자를 기대할 수 있다.

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.43 no.1
• /
• pp.1-7
• /
• 2015

This paper predicts the spring-in effect of curved laminated composite structure for various stacking sequence using finite element analysis(ABAQUS). In composite manufacturing process, large temperature difference, different coefficient of thermal expansion and chemical shrinkage effect cause distortion of composite parts such as spring-in and warpage. Distortion of composite structure is important issue on quality of product, and it should be considered in manufacturing process. In finite element analysis, a CHILE(Cure Hardening Instantaneously Linear Elastic) model and chemical shrinkage effects are considered developing user subroutine in ABAQUS and some cases are simulated.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2003.05c
• /
• pp.245-248
• /
• 2003

저온동시소성 세라믹으로 제작된 모듈을 고주파 대역에 적용할 경우 dimension의 오차는 모듈 특성의 오차를 유발시킨다. Constrained sintering 기술은 XY 방향의 수축을 억제시킴으로써 세라믹 소결체의 dimensional tolerance를 향상시키기 위하여 개발된 기술이다. LTCC의 소성온도에서는 수축하지 않는 비소성층을 LTCC 적층체의 위 아래에 함께 적층시킴으로써 XY 방향의 수축은 기계적으로 억제되며, 두께 방향으로만 수축이 일어난다. 본 연구에서는 LTCC 기판을 constrained sintering 방법으로 소성하고, 그 특성값을 일반적인 소성방법으로 제작하였을 때와 비교하였다. 알루미나 테잎의 제조조건 빛 적층조건을 변화시켜 이에 따른 면수축 제어 특성의 변화를 고찰하였다. 실험결과 알루미나 테잎의 고형분 용량과 부착층의 두께가 면수축 제어를 위하여 고려되어야할 주요 인자임을 확인할 수 있었다.