• 한국자기학회지
• /
• 제12권5호
• /
• pp.184-188
• /
• 2002

수직자기이방성을 가지는 Cu/Ni/Cu(002)/Si(100) 자성박막을 전자빔 증발법을 이용하여 초고진공에서 증착 하였다. 증착 시 RHEED로 측정 한 결과 실리콘 기판 위에 자성박막이 적층성장되었음을 확인하였다. 이러한 Cu/Ni/Cu(001)/Si(100) 자성박막에 1 MeV C 이온을 이온선량 2$\times$$10^{16}$ ions/$\textrm{cm}^2$로 조사한 후 MOKE로 자기이력곡선을 측정한 결과 이온 조사에 의해 자화용이축이 수직에서 수평방향으로 변화되었음을 확인하였다 포항 방사광가속기를 이용하여 X-선 반사도와 Grazing Incident X-ray diffraction(GE) 분석을 수행한 결과 첫 번째 Cu층과 Ni층 사이의 계면은 이온 조사 후 거칠기는 증가하였으나, Cu와 Ni의 전자밀도의 대비는 더욱 명확해졌다. 그리고, 증착 후 Cu와 Ni원자의 격자 상수 차이에 의해 Ni층이 가지고 있었던 strain은 이온 조사 후 완화되었음을 알 수 있었다. 끝으로, 이온조사 시 자성특성 변화와 직접적인 관계가 있는 strain 완화, 계면 혼합층(혹은 새로운 상)등이 생성되는 기구를 탄성충돌 및 비탄성충돌에 의한 열화학적 구동력으로 규명하였다.

• 한국자기학회지
• /
• 제23권6호
• /
• pp.184-187
• /
• 2013

MgO 기반 스핀소자에 유기장벽 Cu-Phthalocyanine(CuPc)가 삽입된 무기${\backslash}$유기 터널 접합 소자 Fe${\backslash}$MgO(001)${\backslash}$CuPc${\backslash}$Co의 자기 저항 현상과 그 계면 특성의 상관관계에 대한 연구가 진행되었다. 특히 1.6 nm MgO(001)${\backslash}$x nm CuPc(x = 0~5) 계면의 전자기적 특성을 스핀 편극된 준안정상태 He 원자 분광계(Metastable Helium De-excitation Spectroscopy, MDS)를 이용하여 규명하였다. 에피 성장된 MgO(001) 위에 적층된 약 1.6 nm 두께의 CuPc 층상구조의 표면에서, MgO(001) 하지층의 표면과는 달리, up-spin band와 down-spin band의 비대칭성이 현저해지는 것으로 관찰되었다. 이 결과는 실온과 저온(77 K)에서 ~10 %와 30 %로 각각 측정된 자기저항 현상과 복합장벽을 통과하는 스핀거동을 이해하는데 중요한 단초를 제공해 준다.

• 한국산학기술학회논문지
• /
• 제21권4호
• /
• pp.596-601
• /
• 2020

SiC는 큰 밴드 갭 에너지를 갖고, 불순물 도핑에 의해 p형 및 n형 전도의 제어가 용이해서 고온용 전자부품소재로 활용이 가능한 재료이다. 따라서 국내 부존 규조토의 고부가가치 활용을 위해 정제 규조토로부터 합성한 β-SiC 분말의 열전물성에 대해 조사하였다. 정제한 규조토 중의 SiO₂ 성분을 카본블랙으로 환원 탄화 반응시켜 β-SiC 분말을 합성하고, 잔존하는 불순물(Fe, Ca 등)을 제거하기 위해서 산처리 공정을 행하였다. 분말의 성형체를 질소 분위기 2000℃에서 1~5시간 소결시켜 n형 SiC 반도체를 제작하였다. 소결시간이 길어짐에 따라 캐리어 농도의 증가 및 입자간의 연결성 향상에 의해 도전율이 향상되었다. 합성 및 산처리한 β-SiC 분말에 내재하는 억셉터형 불순물(Al 등)로 인한 캐리어 보상효과가 도전율 향상에 저해하는 요인으로 나타났다. 소결시간이 증가함에 따라 입자 및 결정 성장과 함께 적층 결함 밀도의 감소에 의해 Seebeck 계수의 절대값이 증가하였다. 본 연구에서의 열전 변환 효율을 반영하는 power factor는 상용 고순도 β-SiC 분말로 제작한 다공질 SiC 반도체에 비해 다소 작게 나타났지만, 산처리 공정을 정밀하게 제어하면 열전물성은 보다 향상될 것으로 판단된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.156-157
• /
• 2012

단일 셀에서 비휘발성 및 고속의 휘발성 메모리를 모두 구동할 수 있는 다기능 메모리는 모바일 기기 및 embedded 장치의 폭발적인 성장에 있어 그 중요성이 커지고 있다. 따라서 최근 이러한 fusion기술을 응용한 unified RAM (URAM)과 같은 다기능 메모리의 연구가 주목 받고 있다. 이러한 다목적 메모리는 주로 silicon on insulator (SOI)기반의 1T-DRAM과 SONOS기술 기반의 비휘발성 메모리의 조합으로 이루어진다. 하지만 이런 다기능 메모리는 주로 단결정기반의 SOI wafer 위에서 구현되기 때문에 값이 비싸고 사용범위도 제한되어 있다. 따라서 이러한 다기능메모리를 다결정 실리콘을 이용하여 제작한다면 기판에 자유롭게 메모리 적용이 가능하고 추후 3차원 적층형 소자의 구현도 가능하기 때문에 다결정실리콘 기반의 메모리 구현은 필수적이라고 할 수 있겠다. 본 연구에서는 다결정실리콘을 이용한 channel recessed구조의 다기능메모리를 제작하였으며 각 1T-DRAM 및 NVM동작에 따른 memory 특성을 살펴보았다. 실험에 사용된 기판은 상부 비정질실리콘 100 nm, 매몰산화층 200 nm의 SOI구조의 기판을 이용하였으며 고상결정화 방법을 이용하여 $600^{\circ}C$ 24시간 열처리를 통해 결정화 시켰다. N+ poly Si을 이용하여 source/drain을 제작하였으며 RIE시스템을 이용하여 recessed channel을 형성하였다. 상부 ONO게이트 절연막은 rf sputter를 이용하여 각각 5/10/5 nm 증착하였다. $950^{\circ}C$ N2/O2 분위기에서 30초간 급속열처리를 진행하여 source/drain을 활성화 하였다. 계면상태 개선을 위해 $450^{\circ}C$ 2% H2/N2 분위기에서 30분간 열처리를 진행하였다. 제작된 Poly Si MFM에서 2.3V, 350mV/dec의 문턱전압과 subthreshold swing을 확인할 수 있었다. Nonvolatile memory mode는 FN tunneling, high-speed 1T-DRAM mode에서는 impact ionization을 이용하여 쓰기/소거 작업을 실시하였다. NVM 모드의 경우 약 2V의 memory window를 확보할 수 있었으며 $85^{\circ}C$에서의 retention 측정시에도 10년 후 약 0.9V의 memory window를 확보할 수 있었다. 1T-DRAM 모드의 경우에는 약 $30{\mu}s$의 retention과 $5{\mu}A$의 sensing margin을 확보할 수 있었다. 차후 engineered tunnel barrier기술이나 엑시머레이저를 이용한 결정화 방법을 적용한다면 device의 특성향상을 기대할 수 있을 것이다. 본 논문에서는 다결정실리콘을 이용한 다기능메모리를 제작 및 메모리 특성을 평가하였다. 제작된 소자의 단일 셀 내에서 NVM동작과 1T-DRAM동작이 모두 가능한 것을 확인할 수 있었다. 다결정실리콘의 특성상 단결정 SOI기반의 다기능 메모리에 비해 낮은 특성을 보여주었으나 이는 결정화방법, high-k절연막 적용 및 engineered tunnel barrier를 적용함으로써 해결 가능하다고 생각된다. 또한 sputter를 이용하여 저온증착된 O/N/O layer에서의 P/E특성을 확인함으로써 glass위에서의 MFM구현의 가능성도 확인할 수 있었으며, 차후 system on panel (SOP)적용도 가능할 것이라고 생각된다.

• 대한금속재료학회지
• /
• 제49권2호
• /
• pp.180-186
• /
• 2011

Isothermal annealing and electromigration tests were performed at $125^{\circ}C$ and $125^{\circ}C$, $3.6{\times}10_4A/cm^2$ conditions, respectively, in order to compare the growth kinetics of the intermetallic compound (IMC) in the Cu/thin Sn/Cu bump. $Cu_6Sn_5$ and $Cu_3Sn$ formed at the Cu/thin Sn/Cu interfaces where most of the Sn phase transformed into the $Cu_6Sn_5$ phase. Only a few regions of Sn were not consumed and trapped between the transformed regions. The limited supply of Sn atoms and the continued proliferation of Cu atoms enhanced the formation of the $Cu_3Sn$ phase at the Cu pillar/$Cu_6Sn_5$ interface. The IMC thickness increased linearly with the square root of annealing time, and increased linearly with the current stressing time, which means that the current stressing accelerated the interfacial reaction. Abrupt changes in the IMC growth velocities at a specific testing time were closely related to the phase transition from $Cu_6Sn_5$ to $Cu_3Sn$ phases after complete consumption of the remaining Sn phase due to the limited amount of the Sn phase in the Cu/thin Sn/Cu bump, which implies that the relative thickness ratios of Cu and Sn significantly affect Cu-Sn IMC growth kinetics.

• 한국식품저장유통학회지
• /
• 제23권5호
• /
• pp.614-622
• /
• 2016

본 연구에서는 수출용 토마토의 파렛트 단위 MAP를 통한 저장 및 유통 가능성을 분석하고 미생물 생육 및 토마토의 품질에 미치는 영향을 분석하고자 하였다. Turning 단계에서 수확된 Tabor 토마토를 박스 포장한 후 제작된 MAP 파렛트에 적층하고 나일론 필름을 이용하여 포장하여 혼합기체를 주입하여 초기 기체조성(5% $O_2$, 1% $CO_2$)을 하였다. MAP 및 일반 파렛트를 $10^{\circ}C$에서 저장하며 감모율, 가용성 고형분 함량, 적정산도, 색변화, 경도 및 페놀화합물함량 변화를 조사하였다. 저장초기 7일 MAP에서는 감모율 및 경도변화가 각각 0.84% 및 0.84N로 관행 파렛트 대비 높게 나타났으나 토마토의 품질에 영향 끼치는 수준은 아닌 반면, 후숙에 따른 총 색변화는 MAP에서 4.72로 관행저장 5.99 대비 21.2% 낮게 나타나 뚜렷한 후숙 지연효과를 나타냈다. 가용성 고형분 함량 및 적정산도는 저장기간이 증가함에 따라 저장방법에 관계없이 감소하는 경향을 나타내었으나, 저장 21일차까지 MAP에서 가용성 고형분, 적정산도 감소율이 각각 1.7% 및 1.9% 지연되었다. 뿐만 아니라 페놀화합물의 경우 관행저장에서 12.4%가 감소한 반면 MAP에서는 3.9%가 증가하였다. 그밖에 저장에 따른 부패율은 MAP 파렛트에서 14일차에 10%, 21일차에 35%이상 낮게 나타났으며, 미생물 성장률에서 총호기성 세균 및 곰팡이의 성장률은 MAP 파렛트에서 관행저장 대비 각각 28.8% 및 38.8% 가량 낮게 나타나 곰팡이 억제를 통한 토마토의 상품성 유지에 뛰어난 효과를 보였다. 이러한 결과에 비추어볼 때 파렛트 MAP 패널 및 나일론 비닐을 이용한 수출용 토마토의 파렛트 단위 MAP는 실용 가능한 기술로서 토마토의 품질 유지 및 저장기간 연장에 효과적일 것으로 판단된다.

• 한국재료학회지
• /
• 제11권7호
• /
• pp.556-561
• /
• 2001

실리사이드반웅을 이용하여 니켈모노실리사이드의 양측계면에 단결정실리콘을 적층시켜 전도성이 우수하며 식각특성이 달라 MEMS용 기판으로 채용이 가능한 SOS (Silicon-on-Silicide) 기판을 제작하였다. 실리콘 기판 전면에 Ni를 열증착법으로$ 1000\AA$두께로 성막하고, 실리콘 기판 경면과 맞블여 후 $300~900^{\circ}C$온도범위에서 15시간동안 실리사이드 처리하여 니켈모노실리사이드가 접합매체로 되는 기판쌍들을 완성하였다. 완성된 기판쌍들은 IR (infrared) 카메라를 이용하여 비파괴적으로 접합상태를 확인하고. 주사전자현미경 (scaning electron microscope)과 투과전자현미경 (tranmission electron microscope)을 이용하여 수직단면 미세구조를 확인하였다. Ni 실리사이드의 상변화가 일어나는 온도를 제외하고는 Si NiSi ∥Si 기판쌍은 기판전면에 52%이상 완전접합이 진행되었음을 확인하였고 생성 실리사이드의 두께에 따라 나타나는 명암부에 비추어 기판쌍 중앙부에 두꺼운 니켈노실리아드가 형성되었다고 판단되었다. 완성된 Si NiSi ∥ Si 기판쌍을 SBM 수직단면에 의괘 확인한 결과 접합이 완성된 기판중심부의 접합계면은 $1000\AA$ 두께의 NiSi가 균일하게 형성되었으며 배율 30,000배의 해상도에서 계면간 분리부분없이 완전한 접합이 진행되었음을 확인하였다. 반면 기판쌍 에지 (edge)부분에는 실리사이드가 헝성되지 않은 비접합상태가 발견되었다. 수직단면루과전자현미경 결과물에 근거하여 접합된 중심부에서는 피접합되는 실리콘의 경면과 니켈이 성막된 실리콘 경면 상부계면에 10-20$\AA$의 비정질막이 발견되었으며, 산화막으로 추정되는 이 막이 접합률을 현저히 저하시키는 것을 확인하였다. 접합이 진행되지 않은 에지부는 이러한 산화막이 열처리 진행중 급격히 성장하여 피접합 실리콘층의 분리가 발생하였다. 따라서 Si NiSi ∥Si 기판쌍의 접합률을 향상시키기 위해서는 피접합 실리콘 계면과 Ni 상부층간의 비정질부를 적극적으로 제거하여야 함을 알 수 있었다.

• 한국세라믹학회지
• /
• 제40권2호
• /
• pp.206-211
• /
• 2003

Sol-gel 공정으로 제조된 YMnO$_3$박막의 결정상과 강유전특성에 미치는 기판종류와 버퍼층의 영향에 대하여 고찰하였다. Si(1OO) 기판위에는 hexagonal YMnO$_3$이 형성되었으나 Pt(111)/TiO$_2$/SiO$_2$/Si 기판위에는 hexagonal과 orthorhombic YMnO$_3$이 함께 형성되었다. 기판위에 미리 $Y_2$O$_3$버퍼층을 형성시킨 경우에는 Si(100)와 Pt(111)/TiO$_2$/SiO$_2$/Si 두가지 기판 모두 단일 hexagonal YMnO$_3$이 성장하였으며, 특히 c-축 배향성이 향상되었다. 박막내에 hexagonal과 orthorhombic YMnO$_3$이 혼재된 시편보다는 hexagonal 단일상이 형성된 시편이, 또한 단일상 시편중에서도 c-축 우선배향성이 좋은 시편이 그렇지 않은 시편에 비해 누설전류밀도 특성이 우수하였다. YMnO$_3$박막의 잔류분극값은 Si(100)기판을 사용했을 경우, 버퍼층 없이 제조된 시편은 0.14, 버퍼층이 삽입된 시편은 0.24$\mu$C/$ extrm{cm}^2$의 값을 나타내었다 한편 Pt(111)/TiO$_2$/SiO$_2$/Si 기판의 경우, 버퍼층 없이 형성된 YMnO$_3$시편은 이력곡선을 보여주지 못하였고, 버퍼층이 삽입된 시편은 1.14$\mu$C/$\textrm{cm}^2$의 잔류분극값을 나타내었다. 이상의 연구를 통하여 기판의 종류와 $Y_2$O$_3$버퍼층 삽입으로 YMnO$_3$박막의 결정상과 배향성을 제어함으로서 박막시편의 누설전류밀도 특성 및 강유전특성을 제어할 수 있음을 확인하였다.