• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.427-428
• /
• 2014

서론: 최근 전세계적인 고령화 진행에 따른 뇌졸중, 파킨슨병, 알츠하이머병 등과 같은 각종 뇌관련 질환에 대한 관심이 더욱 높아지고 있으며 다양한 뇌질환 치료를 위하여 뇌 신경 신호의 정확한 검출 대한 연구가 학계에서 활발히 진행되고 있다. 효과적인 뇌 신경 신호 검출을 위해서는 세포조직의 손상을 최소화 할 수 있는 초소형 신경탐침 및 극소 면적내에서 극대화된 검출 전극이 구현되어야 한다. 그러나, 극소 면적내에 구성된 소면적 전극을 통한 신호 검출은 전극 계면에서의 높은 임피던스를 야기시켜 정밀한 신경신호 검출에 어려움을 만든다. 따라서, 뇌 신경 신호 검출시 전극 계면에서의 낮은 임피던스를 검출하기 위한 다결정실리콘, 이리듐 산화막, 탄소나노튜브와 같은 다양한 전극 소재를 이용한 신경탐침 연구가 제안되어 왔다. 본 연구에서는 극소화된 전극면적과 신경세포 계면에서의 저 임피던스 신경신호 검출을 위하여 비이온성 계면활성제와 전해도금을 이용하여 높은 거칠기값을 갖는 나노동공 백금층을 검출 전극으로 활용하였다. 실험 결과: 제작된 신경탐침의 몸체는 실리콘으로 이루어지며, 탐침 끝단에는 신호 측정을 위한 나노동공 백금층을 갖는 전극들이 집적되어 있다. Fig. 1 는 제작된 나노동공 백금을 갖는 신경탐침의 이미지 (a), SEM (b), TEM (c), FESEM (d) 측정결과를 보여준다. 0.9 %의 NaCl 용액에서 제작된 신경탐침의 계면임피던스 및 위상각 변화에 대한 측정결과가 Fig. 2에 나타나 있다. 1.2 kHz 주파수에서 $942.6K{\Omega}$ ($0.029{\Omega}cm^2$, $3.14{\mu}m^2$)로 극대화된 실표면적을 갖는 나노동공 백금층에 의하여 매우 낮은 임피던스 특성을 보인 것으로 판단된다. 또한 제작된 신경탐침은 위상각이 $-82.9^{\circ}$로서 캐패시터와 같은 역할을 하고 있다고 예상할 수 있었으며 $4.6mFcm^{-2}$의 축전용량값을 보였다. Fig. 3는 1 M의 황산용액에서 나노동공백금층이 형성된 신경탐침 전극과 형성 전의 전기화학적 표면변화를 비교분석한 결과로서 나노동공 백금층의 형성 전/후의 전류응답 특성이 상이하게 나타났다. 나노동공 백금층의 실표면적 극대화로 인한 전류응답수치 또한 크게 향상 되었으며, 0~-0.25 V 영역에서의 수소 흡착에 따른 환원곡선은 전형적인 백금 특성을 보여주는 결과로 판단 할 수 있다. Table 1는 기존에 연구되었던 신경탐침들과 본 연구에서 제작된 나노동공 백금을 갖는 신경탐침의 임피던스와 캐패시턴스 특성을 비교한 결과이다. 결론: 본 연구에서는 실리콘 신경탐침 끝단에 집적된 전극상에 전해도금법을 이용하여 높은 거칠기값을 갖는 나노동공 백금층을 형성하고 전극 계면상의 낮은 임피던스를 검출을 하였다. 나노동공 백금층을 갖는 신경탐침은 순환전압전류법을 통해 극대화된 실표면적을 극대화를 확인할 수 있었으며, 극대화된 검출 전극면은 저 임피던스 측정에 용이함을 실험을 통해서 증명할 수 있었다. 따라서, 높은 거칠기값의 나노동공 백금층은 초소형화된 신경탐침상에 집적되는 전극면적소형화와 다수의 전극 구현에 효과적일 것으로 판단되며 보다 정확한 신경신호 검출을 통한 뇌질환의 명확한 이해에 유망할 것으로 판단된다.

• 한국정보통신학회논문지
• /
• 제8권8호
• /
• pp.1705-1712
• /
• 2004

본 논문에서는 5.25GHz 저잡음 증폭기(LNA)에 대해 전압이득, 잡음지수 및 입력 임피던스를 측정할 수 있는 새로운 형태의 저가 고주파 BIST(Built-In Self-Test, 자체내부검사)회로 설계 및 검사 기술을 제안한다. 이러한 BIST 회로는 0.18$\mu\textrm{m}$ SiGe 공정으로 제작되어 있다. 이러한 접근방법은 입력 임피던스 정합과 출력 전압 측정원리를 이용한다. 본 논문에서 제안하는 방법은 측정이 간단하고 비용이 저렴하다는 장점이 있다. BIST 회로가 차지하는 면적은 LNA가 차지하는 전체면적의 약 18%에 불과하다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.285-287
• /
• 2014

한국기술표준원(KATS)과 국제표준화기구(ISO/IEC)에 의해 표준으로 채택된 경량 블록암호 알고리듬 HIGHT용 저면적/저전력 암호/복호 코어를 설계하였다. IoT(Internet of Things) 보안에 적합하도록 개발된 경량 블록암호 알고리듬 HIGHT는 128비트의 마스터 키를 사용하여 64비트의 평문을 64비트의 암호문으로, 또는 그 역으로 변환한다. 저면적과 저전력 구현을 위해 data path를 32 비트로 축소하여 설계하였으며, 암호화 및 복호화를 위한 라운드 변환 블록과 키 스케줄러의 하드웨어 자원이 공유되도록 설계를 최적화하였다.

• 한국산학기술학회논문지
• /
• 제12권4호
• /
• pp.1867-1875
• /
• 2011

이 논문에서는 저면적 256-point FFT 구조를 제안한다. 저면적 구현을 위하여 CSD(Canonic Signed Digit) 곱셈기 방식을 채택하여 구현하였다. CSD 곱셈기 방식을 효율적으로 적용하기 위해서는 곱셈연산의 가지 수가 적어야 하는데, 여러 알고리즘을 조사한 결과 Radix-$4^2$ 알고리즘이 곱셈연산의 가지 수가 적음을 발견하였다. 따라서 제안 구조는 Radix-$4^2$ DIF 알고리즘과 CSD 곱셈기 방식을 사용하였다. 즉 Radix-$4^2$ 알고리즘을 사용하여 4개의 스테이지에서 사용되는 곱셈연산의 가지 수를 최소화한 후에 각각의 곱셈연산 블록은 CSD 곱셈기를 사용하여 구현하였다. CSD 곱셈기 구현에서 공통패턴을 공유하여 덧셈기의 수를 줄일 수 있는 CSS(Common Sub-expression Sharing) 기술을 사용하여 구현면적을 더욱 감소시켰다. 제안된 FFT 구조를 Verilog-HDL 코딩 후 합성하여 구현한 결과, Radix-4를 사용한 구조와 비교하여 복소 곱셈기 부분의 29.9%의 cell area 감소를 보였고 전체적인 256-point FFT 구조에 대한 비교에서는 12.54% cell area 감소를 보였다.

• 전자공학회논문지
• /
• 제50권11호
• /
• pp.130-137
• /
• 2013

본 논문은 생체신호 측정을 위한 저전력/저면적 AFE(analog front-end)에 관한 것이다. 제안된 AFE는 계측증폭기(IA), 대역 통과 필터(BPF), 가변 이득 증폭기(VGA), SAR 타입 A/D 변환기로 구성된다. 전류 분할 기법을 이용한 작은 gm (LGM) 회로와 고 이득 증폭기로 구성된 Miller 커패시터 등가 기술을 이용하여, 외부 수동소자를 사용하지 않고 AC-coupling을 구현하였다. 응용에 따른 BPF의 고역 차단 주파수 변화는 전압 조절기(regulator)를 이용한 출력 전압 변화를 이용하여 $g_m$을 변화하여 구현 시켰다. 내장된 ADC는 커패시터 분할 기법을 적용한 이중 배열 커패시터 방식의 D/A변환기와 비동기 제어 방식을 이용하여 저 전력과 저 면적으로 구현하였다. 일반 CMOS 0.18um 공정을 이용하여 칩으로 제작하였고, 전체 칩 면적은 PAD등을 모두 포함하여 $650um{\times}350 um$이다. 제안된 AFE의 전류 소모는 1.8V에서 6.3uA이다.

• 대한전자공학회논문지SD
• /
• 제47권8호
• /
• pp.47-55
• /
• 2010

본 논문에서는 고해상도 저전력 SAR 타입 ADC(아날로그 디지털 변환기)의 면적을 획기적으로 줄이기 위해서 역 다중화기 (Demultiplexer)와 카운터 (Counter)를 이용하는 타이밍 레지스터 (Timing register) 구조를 제안하였다. 전통적으로 사용되는 쉬프트 레지스터에 기반을 둔 타이밍 레지스터 구조는 해상도가 증가될수록 면적이 급격하게 증가하고, 또한 잡음의 원인이 되는 디지털 소비 전력도 증가되는 반면, 제안하는 구조는 해상도 증가에 따른 에러 보정 회로의 면적과 소비 전력 증가를 줄일 수 있다. 0.18 um CMOS 공정을 이용하여 제작하였으며, 제안한 타이밍 레지스터 구조를 이용하여, 기존 구조 대비 5.4배의 면적 감소와 디지털 전력 최소화의 효과를 얻을 수 있었다. 설계한 12 비트 SAR ADC는 11 비트의 유효 비트 (ENOB), 2 mW (기준전압 생성 블록 포함)의 소비전력과 1 MSPS의 변환 속도를 보였으며, 레이아웃 면적은 $1mm{\times}1mm$ 이었다.

• Journal of Oral Medicine and Pain
• /
• 제17권2호
• /
• pp.109-117
• /
• 1992

저출력레이저는 인체조직에 biostimulation effects를 가지므로 구강주위에 발생하는 여려가지 질병에 대한 저출력레이저광의 효과에 관하여 많은 연구가 시도되고 있으며 또한 치료에 응용되고 있다. 감염창상에 저출력레이저 조사시 조직치유의 기전이 세균 성장에 의한 조직손상보다 주위 정상조직의 biostimulation effects가 우세하기 때문이라는 가설을 확인하고저 본 연구를 시행하였다. 백서 7마리를 레이저 조사군과 대조군으로 나누어 감염창상의 면적차이를 비교하여 다음고 같은 결론을 얻었다. 1. 저출력레이저 조사군에서 창상수축율이 현저히 높았다. 2. 부종의 빈도는 저출력레이저 조사시 뚜렷하게 감소하였다. 위의 사실로 보아 저출력레이저 조사시 감염창상의 치유촉진은 주위 정상조직의 biostimulation effect가 세균증식에 의한 조직의 손상보다 우세하기 때문이라는 가설을 확인할 수 있었다.

• 대한방사선기술학회지:방사선기술과학
• /
• 제40권3호
• /
• pp.393-400
• /
• 2017

본 연구는 NEMA Phantom을 사용하여 관전류량 변화에 따른 면적선량과 영상화질의 분석을 통해 선량을 감소할 수 있는 방법을 제시하고자 하였다. 인터벤션의 특성상 중요한 화질평가 항목인 공간 분해능, 저 대조도 분해능과 함께 신호 대 잡음비(Signal to Noise Ratio; SNR), 대조도 대 잡음비(Contrast to Noise Ratio; CNR)를 평가기준으로 하였고, 관전압은 80 kVp로 고정하고, 관전류량을 20, 30, 40, 50 mAs로 변화시켜 면적선량과 영상화질을 비교분석하였다. 그 결과 관전압을 고정한 상태에서 면적선량은 조건이 증가함에 따라 $1,066mGycm^2$에서 $6,160mGycm^2$으로 약 6배까지 증가하였고, 공간분해능과 저 대조도 분해능은 20 mAs, 30 mAs에서 평가기준보다 높게 관찰되었으나 40 mAs는 공간 분해능, 50 mAs에서는 공간 분해능과 저 대조도 분해능이 평가기준 이하로 관찰되었다. 또한 SNR과 CNR은 30 mAs까지는 증가하다 40 mAs에서 다소 증가하기는 하였으나 이전과 큰 차이가 없었고, 50 mAs에서는 감소하는 경향을 보였다. 결론적으로 관전류의 과잉노출로 피폭선량이 증가하고, 공간 분해능, 저 대조도 분해능, SNR, CNR 모든 영역에서 영상화질이 저하된다는 것을 알 수 있었고, 적절한 관전류량의 설정으로 인터벤션에서 피폭선량을 줄이고 영상화질을 충분히 개선할 수 있다는 것을 알 수 있었다.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2009년도 정보통신설비 학술대회
• /
• pp.364-366
• /
• 2009

광 바이오 센서 시스템에서 Trans-Impedance amplifier (TIA)는 광검출기로부터 입력단으로 들어오는 미세한 전기 신호를 원하는 신호레벨까지 증폭하는 역할을 한다. TIA는 광 바이오 센서 시스템의 감도 (sensitivity)를 결정하는 매우 중요한 회로로 저잡음, 저전력, 낮은 입력 임피던스 등의 특성이 요구되어진다. 본 논문에서는 광 바이오 센서 시스템에서 요구되어 지는 저전력, 저잡음 성능을 구현하기 위하여 regulated cascode (RGC) TIA를 설계하였다. 본 연구에서는 기존 common gate (CG) 기법의 TIA에서 전류원 역할을 하는 current source를 저항으로 대체하고, local feedback stage를 이용하는 RGC TIA를 저잡음, 저전력 특성 및 회로 면적 감소의 장점을 갖도록 설계하였다.

• 대한전자공학회논문지TC
• /
• 제47권10호
• /
• pp.49-56
• /
• 2010

이 논문에서는 pipeline CORDIC(COordinate Rotation DIgital Computer)을 이용한 저전력 주파수 옵셋 동기화기 구조를 제안하였다. 주파수 옵셋 동기화기의 핵심 블록은 주파수 옵셋 추정부와 보상부이다. 제안된 주파수 옵셋 추정부에서는 sequential CORDIC을 사용하여 구현면적을 감소시켰으며 한번에 2 단계씩 CORDIC을 수행하는 방식을 사용하여 연산 속도를 높였다. 또한 제안된 주파수 옵셋 보상부에서는 pipeline CORDIC을 사용하여 구현면적을 줄임과 동시에 계산 속도를 향상시킬 수 있었다. MatLab을 사용하여 제안 구조가 주파수 옵셋을 추정 및 보상하는 function을 검증하였다. 제안 구조에 대하여 Verilog-HDL로 코딩하고 Synopsys tool을 사용하여 합성하여 구현면적을 실험하였다.