• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.05a
• /
• pp.27.2-27.2
• /
• 2011

본 연구에서는 저저항/고투과 플렉시블 투명 전극 개발을 위해 금속 그리드가 적용된 투명 전극을 개발하였다. Lift off 공정을 도입하여 플렉시블 PET 기판 위에 Ag grid를 성막하고 이후 연속 공정이 가능한 Roll-to-Roll sputtering system을 이용하여 최적화된 ITO(40nm)/Ag(12nm)/ITO(40nm) 다층 투명 전극을 성막하였다. 제작된 플렉시블 투명 전극의 전기적, 광학적, 구조적 특성 및 기계적/전기적 안정성 평가를 위해 four-point probe measurement, Hall effect measurement, UV/Vis spectrometer, scanning electron microscopy 및 bending tester를 이용하여 각각의 특성을 분석하였다. Ag grid가 적용된 ITO/Ag/ITO 투명 전극에서 Ag의 배선 간격이 0.75 mm일 때 0.18 ohm/sq. 의 낮은 면 저항과 가시광선 영역에서 80% 이상의 높은 투과율을 나타내었으며, 이러한 저저항 및 고투과율 특성으로 인해 최적화된 배선 간격 0.75 mm에서 $538.11{\times}10^{-3}\;ohm^{-1}$의 매우 높은 figure of merit ($T^{10}/R_{sh}$) 값을 확보할 수 있었다. 기계적 응력에 따른 전기적 안정성 특성 분석 결과 5,000회 이상의 bending cycle 에서도 초기 저항 값과 유사한 전기적 특성을 나타냄으로써 Ag grid가 적용된 ITO/Ag/ITO 플렉시블 투명 전극의 기계적 응력에 따른 전기적 안정성을 확인할 수 있었다. Ag grid가 적용된 ITO/Ag/ITO 투명 전극의 투명 안테나 적용 가능성을 타진하기 위해 low band 및 high band 영역에서의 안테나 효율을 측정하였으며, 모든 영역에서 상용화된 copper 안테나와 유사한 효율을 나타내었다. Ag grid를 이용한 플렉시블 투명 전극의 저저항/고투과율 특성은 플렉시블 광전소자의 투명 안테나로의 적용 가능성을 나타낸다.

• Journal of Applied Reliability
• /
• v.13 no.2
• /
• pp.109-116
• /
• 2013

The solder is any of various fusible alloys, usually tin and lead, used to join metallic parts that provide the contact between the chip package and the printed circuit board. Solder plays an important role of electrical signals to communicate between the two components. In this study, two kinds of Ag-free solder as sample is made to conduct the thermal shock test and the high humidity temperature test. Low resistance is measured to estimate crack size of solder, using daisy chain. The low speed shear test is also performed to analyze strength of solder. The appropriate degradation model is estimated using the result data. Depending on the composition of solder, lifetime estimation is conducted by adopted degradation model. The lifetime estimated two kinds of Ag-free solder is compared with expected lifetime of Sn-Ag-Cu solder. The result is that both Ag-free composition are more reliable than Sn-Ag-Cu solder.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.11 no.6
• /
• pp.9-14
• /
• 2011

We have investigated the electrical properties of $AlO_x$ thin film device. The device has been fabricated top-bottom electrode structure and its transport properties are measured in order to study the resistance change. Electrical properties with linear voltage sweep on a electrodes are used to show the variation of resistance of $AlO_x$ thin film device. Fabricated $AlO_x$ thin film device with MIM structure is changed from a high conductive On-state to a low conductive Off-state by the external linear voltage sweep. It is found that the initial resistance of the $AlO_x$ thin film is low-resistance On state and reversible switching occurs. Consequently, we believe $AlO_x$ thin film is a promising material for a next-generation nonvolatile memory and other electrical applications.

• The Transactions of the Korean Institute of Electrical Engineers C
• /
• v.54 no.9
• /
• pp.403-406
• /
• 2005

Precise measurement of extremely low resistance shunt is important for characterization and calibration of high current instruments. We tested resistance measurement method for extremely high current shunt (up to 140 kA), where resistance is determined by precise measurement of voltage drop at 10 A test current in the frequency range of 40 Hz to 10 kHz. For the extremely low ac voltage to be precisely measured, a verification of the measurement method was also carried, where the inherent noise is systematically evaluated. The measurement uncertainty was estimated to be $1\;\%\;at\;95\;\%$ confidence level (k=2) for about 50 $\mu\Omega$.

• The Journal of Korea Institute of Information, Electronics, and Communication Technology
• /
• v.12 no.3
• /
• pp.218-223
• /
• 2019

To prevent the low heating effect of heating system caused by the high sheet resistance of CVD graphene, multi-layered graphene was laminated to implement a Transparent plane heating system with good optical properties of low-resistance. Low-resistance plane heating system implemented by $300{\times}400{\times}5mm$ heating plane laminated multi-layered CVD graphene film and PWM control system to drive efficient power. A plane resistance value of $85.5{\Omega}/sq$ was measured on average for 4-layer CVD graphene film used as a heating plane. Thus, the transfer by thermal film as the method of implementing low-resistance CVD graphene is reasonable. The experimental results of heat test show that an average heat-rise rate in low-resistance, transperent plane heating system using CVD graphene is $10^{\circ}C/min$ and has an optical transmittance rate of 86.44%. Therefore, the proposed heating system is applicable to large window glass and vehicle heating window-shild-glass.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.190-190
• /
• 2009

전자산업에의 필수인 커패시터는 소형화, 저저항, 고전압을 향한 추세가 늘고 있으며, 이외에도 고전압 전원, 고전압 회로 등 중전기기에 필요한 고전압, 고용량 커패시터가 사용되고 있다. 중전기기에 사용되는 커패시터는 기기에 따라 틀리지만 내전압이 보통 10kV 이상이고 정전용량이 500pF 안팎이며, 대부분 외국에서 수입에 의존하고 있는 실정이다. 본 연구에서는 $Nb_2O_5$를 2mol% 첨가한 $BaTiO_3$를 일반적인 고상 소결법으로 제조하고 성형 시 crack을 방지하기 위해 binder 및 plasticizer를 사용하였으며, binder 첨가량에 따른 성형밀도를 측정하여 최적의 binder양을 선택하였다. 성형 밀도가 떨어짐에 따라 절연파괴강도가 낮아지기 때문에 성형 밀도를 높이기 위해 CIP를 하였으며, 소결후 capacitance와 d-factor를 측정하여 수치가 허용 범위에 들어 올 경우 전극을 형성하고 표면파괴를 방지하기 위하여 epoxy로 표면코팅을 하였다. DC 60kV용 Hi-pot tester를 사용하여 15kV까지 선형적으로 증가시켜 내전압 테스트를 실시하였으며, 제조 된 커패시터 중 몇 개의 sample을 SEM 및 XRD를 사용하여 미세구조와 결정상을 조사하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 1999.05a
• /
• pp.493-496
• /
• 1999

Ni/3C-SiC 옴믹 접합에 대한 미세구조적-접합 특성과의 상관관계를 규명하였다. 3C-SiC 웨이퍼 위에 저저항 전면 옴믹 적합층을 형성하기 위하여 Ni(t=300$\AA$)을 thermal evaporator를 사용하여 증착하고, 50$0^{\circ}C$, 80$0^{\circ}C$, 103$0^{\circ}C$ 온도에서 30분간(Ar 분위기) 열처리 한 후, scratch test를 실행하여 Ni/3C-SiC의 접착력 특성을 조사하였다. 여러 다른 온도에 따른 Ni/3C-SiC 층의 표면과 계면의 미세구조는 X-ray scattering 법을 사용하였다. 50$0^{\circ}C$ 에서 열처리된 Ni/3C-SiC 층은 가장 낮은 계면 평활도와 가장 높은 표면 평활도를 나타내었다. Ni/3C-SiC 접착력 분석에서 500 $^{\circ}C$ 열처리된 시편의 측정된 임계하중 값은 As-deposited 시편(12 N~ 13 N)보다 훨씬 낮은 2 N~3 N 범위의 값을 보였으나, 열처리 온도가 증가함에 따라 다시 높아지는 경향을 보였다. 미세구조 특성에서는 열처리 온도가 500 $^{\circ}C$ 이상에서는 NiSi$_2$silicides의 domain size는 결정성의 향상에 따라 증가되었다. 결정성 향상이 3C-SiC와 silicides 사이의 격자상수의 낮은 불일치를 완화시키는데 기여 하였 다.

• Journal of the Microelectronics and Packaging Society
• /
• v.25 no.2
• /
• pp.19-23
• /
• 2018

In this study, the feasibility of Al-based transparent electrodes for optoelectronic devices was investigated. Al thin films having thickness in the range of 3-12 nm were deposited on glass substrates, and sheet resistance was measured for films thicker than 7 nm and the values continue to decrease with increasing film thickness. The grain size in the films was found to increase with increasing grain size. 85% visible light transmittance was measured at the thickness of 3 nm, and decreased to 50% and 60% when the film thickness reaches 4 nm and 5 nm, respectively. The results of this study can be used in the applications of oxide/metal/oxide type transparent electrodes.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.438-439
• /
• 2013

Microelectronic devices의 접촉저항의 향상을 위해 Metal silicides의 형성 mechanism과 전기적 특성에 대한 연구가 많이 이루어지고 있다. 지난 수십년에 걸쳐, Ti silicide, Co silicide, Ni silicide 등에 대한 개발이 이루어져 왔으나, 계속적인 저저항 접촉 소재에 대한 요구에 의해 최근에는 Rare earth silicide에 관한 연구가 시작되고 있다. Rare-earth silicide는 저온에서 silicides를 형성하고, n-type Si과 낮은 schottky barrier contact (~0.3 eV)를 이룬다. 또한, 비교적 낮은 resistivity와 hexagonal AlB2 crystal structure에 의해 Si과 좋은 lattice match를 가져 Si wafer에서 high quality silicide thin film을 성장시킬 수 있다. Rare earth silicides 중에서 ytterbium silicide는 가장 낮은 electric work function을 갖고 있어 낮은 schottky barrier 응용에서 쓰이고 있다. 이로 인해, n-channel schottky barrier MOSFETs의 source/drain으로써 주목받고 있다. 특히 ytterbium과 molybdenum co-deposition을 하여 증착할 경우 thin film 형성에 있어 안정적인 morphology를 나타낸다. 또한, ytterbium silicide와 마찬가지로 낮은 면저항과 electric work function을 갖는다. 그러나 ytterbium silicide에 molybdenum을 화합물로써 높은 농도로 포함할 경우 높은 schottky barrier를 형성하고 epitaxial growth를 방해하여 silicide film의 quality 저하를 야기할 수 있다. 본 연구에서는 ytterbium과 molybdenum의 co-deposition에 따른 silicide 형성과 전기적 특성 변화에 대한 자세한 분석을 TEM, 4-probe point 등의 다양한 분석 도구를 이용하여 진행하였다. Ytterbium과 molybdenum을 co-deposition하기 위하여 기판으로 $1{\sim}0{\Omega}{\cdot}cm$의 비저항을 갖는 low doped n-type Si (100) bulk wafer를 사용하였다. Native oxide layer를 제거하기 위해 1%의 hydrofluoric (HF) acid solution에 wafer를 세정하였다. 그리고 고진공에서 RF sputtering 법을 이용하여 Ytterbium과 molybdenum을 동시에 증착하였다. RE metal의 경우 oxygen과 높은 반응성을 가지므로 oxidation을 막기 위해 그 위에 capping layer로 100 nm 두께의 TiN을 증착하였다. 증착 후, 진공 분위기에서 rapid thermal anneal(RTA)을 이용하여 $300{\sim}700^{\circ}C$에서 각각 1분간 열처리하여 ytterbium silicides를 형성하였다. 전기적 특성 평가를 위한 sheet resistance 측정은 4-point probe를 사용하였고, Mo doped ytterbium silicide와 Si interface의 atomic scale의 미세 구조를 통한 Mo doped ytterbium silicide의 형성 mechanism 분석을 위하여 trasmission electron microscopy (JEM-2100F)를 이용하였다.