• 한국초전도저온공학회:학술대회논문집
• /
• 한국초전도저온공학회 2002년도 학술대회 논문집
• /
• pp.91-94
• /
• 2002

Textured Ce$O_{2}$ buffers for YBCO coated conductors were deposited on biaxially textured Ni substrate by metalorganic chemical vapor deposition The texture of deposited Ce$O_{2}$ films was varied with deposition temperature(T) and oxygen partial pressure($Po_{2}$). ($\ell$ 00) textured Ce$O_{2}$ films were deposited at T= 500~$520^{\circ}C$, $Po_{2}$= 0.90~3.33 Torr. The growth rate of the Ce$O_{2}$ films was 150~200 nm/min at T= $520^{\circ}C$ and $Po_{2}$= 2.30 Torr, which was much faster than that prepated by other physical deposition method.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.343-343
• /
• 2011

저온에서의 Thin Film Transistor (TFT) 혹은 Nonvolatile memory (NVM) 등의 MOS 구조 소자들의 높은 전기적 특성에 관한 연구들이 진행 되면서 mobility와 stability 그리고 구조화의 용이성에 대한 연구가 진행됨에 따라 amorphous silicon의 결정화를 통해 전기적 특성을 향상 시킨 Nanocrystalline silicon (nc-Si)/Microcrystalline silicon (${\mu}c$-Si)에 대한 연구가 관심을 받고 있다. 본 논문에서는 ${\leq}300^{\circ}C$에서 Inductively coupled plasma chemical vapor deposition를 이용한 TFT을 제작하였다. 가스비, 온도, 두께에 따른 결정화 정도를 Raman spectra를 통해 확인한 후 Bottom gate와 Top gate 구조의 TFT를 제작 하고 결정화에 따른 전기적 특성 향상과 그의 덧붙여 플라즈마 처리를 통한 특성 향상을 확인 하였다.

• 한국염색가공학회지
• /
• 제9권5호
• /
• pp.88-95
• /
• 1997

진공기술을 섬유에 응용하려고 생각은 것은 이미 20여년 전이었으며, 그 이후 Osaka에서 제1회 섬유기술종합기계전이 열렸고, 전시장에는 방적, 연사기, 제직기 등이 눈부실만큼 고속화.자동화되고, water jet, air jet 기계 등 생산성 향상을 위한 장치가 많이 전시되어 있었다. 염색가공기계 중 혁신적인 장치를 찾고 있던 중에 NASA의 기술에 의한 저온 plasma 처리장치와 진공증착장치가 찍힌 1장의 panel 사진이 전시되어 있었다. 둘중 어느 것이나 대기 중에서는 처리할 수 없는 진공이라는 조건하에서 표면에 분자, 원자 level의 박막으로 처리해야하는 것에 강한 인상을 받았다. 그후 Shizuoka 대학 Inagaki 교수의 $\ulcorner$저온 plasma$\lrcorner$ 에 관한 기술 강연을 듣고, plasma의 신비스런 원리에 관심이 끌리게 되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.342-342
• /
• 2011

산화막은 반도체 공정 중 가장 핵심적이며 기본적인 물질이다. 반도체 소자에서 내부의 캐리어들의 이동을 막고 전기를 절연시켜주는 절연체로서 역할을 하게 된다. 실제로 제작된 산화막에서는 dangling bond 혹은 내부에 축적되는 charge들의 의해 leakage가 생기게 되고 그에 따라 산화막의 특성은 저하되게 된다. 내부에서 특성을 저하시키는 defect을 감소시키기 위해 Plasma Treatment에 따른 특성변화를 관찰하였다. 본 연구에서는 최적화 시킨 Flexible TFT제작을 위해 저온에서 Silicon Oxide로 형성한 Gate Insulator에 각각 N2O, H2, NH3가스를 주입 후 Plasma처리를 하였다. 특성화 시킨 Gate Insulator를 이용하여 MIS(Metal-Insulator-Semiconductor)구조를 제작 후 C-V curve특성변화, Dit의 감소, Stress bias에 따른 stability를 확인 하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.339-339
• /
• 2011

진공 플라즈마와 달리 개방된 공간에서 방전되는 대기압 플라즈마는 진공상태에서 수행되는 에칭, 증착 등의 복잡한 플라즈마 공정을 경제적이고 신속하게 수행할 수 있어, 최근 들어 연구가 활발히 진행 중이다. 이와 관련하여 He, Ar, $N_2$, $O_2$, Air 등의 여러 종류의 기체를 50 kHz 고전압에서 방전하여 대기 중에서 저온 플라즈마 공정이 가능한 아크젯 타입의 플라즈마 소스를 개발하였다. 개발된 플라즈마 소스에서는 입력전압, 기체유량, 노즐의 구조와 크기 등의 여러 운전변수에 따라 플라즈마의 방전특성이 변화되었다. 특히 본 연구에서는 아크젯의 플라즈마 발생부의 물질성분(SUS, Aluminum, Cupper)에 따른 플라즈마의 기체온도 및 전자여기 온도의 변화를 광방출분광법(OES)를 이용한 Synthetic spectrum method와 Boltzmann plot method을 통해 살펴보았다. 전압-전류 특성곡선, 시간분해 이미지 촬영법, 기체온도 측정법 등을 이용하여 발생된 플라즈마의 물리적인 특성을 분석하였다. 특히 물질의 성분에 따라 발생되는 플라즈마의 기체 및 전자여기 온도가 이차 전자 방출계수 및 물질의 전도도와의 상관관계가 있는지 연구가 진행 중이다.

• 한국초전도저온공학회:학술대회논문집
• /
• 한국초전도저온공학회 2003년도 추계학술대회 논문집
• /
• pp.153-156
• /
• 2003

The multi-layer oxide buffer layer for the coated conductor was deposited on biaxially textured Ni substrates using pulsed laser deposition. Oxygen partial pressure, 4％$H_2$/Ar partial pressure, and deposition temperature were deposition variables investigated to find the optimum deposition conditions. $Y_2$O$_3$seed layer was deposited epitaxially on metal substrate. The full buffer architecture of $Y_2$O$_3$/YSZ/CeO$_2$was successfully prepared on metal substrate.

• 한국초전도저온공학회:학술대회논문집
• /
• 한국초전도저온공학회 2003년도 추계학술대회 논문집
• /
• pp.79-82
• /
• 2003

We prepared YBCO coated conductor by direct deposition of YBCO on Ag substrate by a MOCVD method. The Ag substrate was only prepared by cold rolling. The XRD data of the as-rolled Ag tape showed the formation of dominant (420) oriented grains. Processing variables were the oxygen partial pressure (Po$_2$) and deposition temperature (T$_{d}$). It was found that the a-axis oriented films were grown at lower T$_{d}$ below 80$0^{\circ}C$, while the c-axis oriented films were grown about 80$0^{\circ}C$. The surface of the films consisted of a second inclusion phase dispersed in the YBCO matrix. The Cu-rich phase regions were observed at the YBCO/Ag interface probably due to the inter-diffusion of Ag and Cu. Cu.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 추계학술대회 논문집
• /
• pp.418-419
• /
• 2007

플라즈마 열화학기상 증착법으로 Fe-Ni-Co 3원계 측매합금을 이용하여 $442^{\circ}C$의 저온에서 다중벽 탄소나노튜브를 합성하였다. 수소의 유량이 일정할 때 아세틸렌의 유량이 감소함에 따라 성장속도가 증가하였다. 합성된 탄소나노튜브는 약 8.4 nm의 직경과 $5.5\;{\mu}m$의 길이를 보였으며, 기판에 대해 수직으로 성장되었다. 4인치 웨이퍼 위에서도 전면적에서 균일한 성장을 보였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.146-146
• /
• 2010

일반적인 MOSFET (Metal-Oxide-Semiconductor-Field-Effect-Transistor)은 소스와 드레인의 형성을 위해서 불순물을 주입하고 고온의 열처리 과정을 거치게 된다. 이러한 고온의 열처리 과정 때문에 녹는점이 낮은 메탈게이트와 게이트 절연막으로의 high-k 물질의 사용에 제한을 받게된다. 이와 같은 문제점을 보완하기 위해서 소스와 드레인 영역에 불순물 주입공정 대신에 금속접합을 이용한 Schottky Barrier Tunnel Transistor (SBTT)가 제안되었다. SBTT는 $500^{\circ}C$ 이하의 저온에서 불순물 도핑없이 소스와 드레인의 형성이 가능하며 실리콘에 비해서 수십~수백배 낮은 면저항을 가지며, 단채널 효과를 효율적으로 제어할 수 있는 장점이 있다. 또한 고온공정에 치명적인 단점을 가지고 있는 high-k 물질의 적용 또한 가능케한다. 본 연구에서는 p-type SOI (Silicon-On-Insulator) 기판을 이용하여 Pt-silicide 소스와 드레인을 형성하고 전기적인 특성을 분석하였다. 또한 본 연구에서는 기존의 sidewall을 사용하지 않는 새로운 구조를 적용하여 메탈게이트의 사용을 최적화하였고 게이트 절연막으로써 실리콘 옥사이드를 스퍼터링을 이용하여 증착하였기 때문에 저온공정을 성공적으로 수행할 수 있었다. 이러한 게이트 절연막은 열적으로 형성시키지 않고도 70 mv/dec 대의 우수한 subthreshold swing 특성을 보이는 것을 확인하였고, $10^8$정도의 높은 on/off current ratio를 갖는 것을 확인하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 춘계학술발표강연 및 논문개요집
• /
• pp.129-129
• /
• 2003

최근에 능동 영역 액정 표시 소자(Active Matrix Liquid Crystal Display, AMLCD)에서 고해상도와 빠른 응답속도를 요구하게 되면서부터 다결정 실리콘(poly-Si) 박막 트랜지스터(Thin Film Transistor, TFT)가 쓰이게 되었다. 그리고 일반적으로 디스플레이의 기판을 상대적으로 저가의 유리를 사용하기 때문에 저온 공정이 필수적이다. 따라서 새로운 저온 결정화 방법과 부가적으로 최근 디스플레이 개발 동향 중 하나인 대화면에 적용 가능한 공정인 금속유도 결정화 (Silicide Mediated Crystallization, SMC)가 연구되고 있다. 이 소자는 top-gated coplanar구조로 설계되었다. (그림 1)(100) 실리콘 웨이퍼위에 3000$\AA$의 열산화막을 올리고, LPCVD로 55$0^{\circ}C$에서 비정질 실리콘(a-Si:H) 박막을 550$\AA$ 증착 시켰다. 그리고 시편은 SMC 방법으로 결정화 시켜 TEM(Transmission Electron Microscopy)으로 SMC 다결정 실리콘을 분석하였다. 그 위에 TFT의 게이트 산화막을 열산화막 만큼 우수한 TEOS(Tetraethoxysilane)소스로 사용하여 실리콘 산화막을 1000$\AA$ 형성하였고 게이트는 3000$\AA$ 두께로 몰리브덴을 스퍼터링을 통하여 형성하였다. 이 다결정 실리콘은 3$\times$10^15 cm^-2의 보론(B)을 도핑시켰다. 채널, 소스, 드래인을 정의하기 위해 플라즈마 식각이 이루어 졌으며, 실리콘 산화막과 실리콘 질화막으로 passivation하고, 알루미늄으로 전극을 형성하였다 그리고 마지막에 TFT의 출력특성과 전이특성을 측정함으로써 threshold voltage, the subthreshold slope 와 the field effect mobility를 계산하였다.