• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.333.1-333.1
• /
• 2014

이번 연구는 비정질 인듐-갈륨-아연-산화막(IGZO)을 이용한 박막트랜지스터(TFT)의 열처리 분위기에 따른 전기적 특성을 비교하는 것이다. IGZO의 열처리 시 널리 용하는 Air 분위기 뿐만 아니라, 순수한 N2 및 O2 분위기에서 전기적 특성(Ion/Ioff, S.S 기울기 및 V등)이 어떻게 변하는지를 1차적으로 비교 분석하며, 추후 심화 단계로 gate bias stress가 TFT에 미치는 영향을 확인하였다. 우선 열처리 분위기에 따른 특성을 확인하였다. N2분위기의 경우 다른 분위기와 아주 조금의 차이는 있으나 열처리를 하지 않은 경우를 제외한 나머지는 전체적으로 유사하였다. 좀 더 자세히 보면 두번째의 경우 Forward와 Reverse의 경우 전체적으로 모두 유사해 보였고, 특히 N2분위기의 경우 가장 안정적임을 알 수 있었다. 또 Stress Time에 따른 V의 변화량을 측정하였는데 역시 열처리를 하지 않은 경우에는 시간이 지날수록 변화가 크게 나타나 안정성에 문제가 있었다. 하지만 Air, N2, O2분위기에서는 약간의 미세한 차이는 있으나 전체적으로 유사하였다. 마지막으로 IGZO의 특성상 저온열처리를 하는 경우가 많은데 이러한 경우에는 열처리 시간에 따라 Stress Time의 변화에 따른 V차이를 확인하였다. 실험 결과 열처리 시간이 길어질수록 Stress Time에 따른 V의 변화가 작게 나타났다. 이를 통해 저온의 경우 약 5~8시간의 열처리를 한 경우가 안정적이라는 결론을 얻을 수 있었다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.50.1-50.1
• /
• 2018

산화물 반도체 기반 박막 트랜지스터가 국내에서 본격적으로 연구 개발 된 지 10년 만에 대면적 OLED TV에 적용되었다. 전기적인 신뢰성뿐만 아니라, 광학적 신뢰성도 검증되어, 앞으로 산업계에서 그 적용 확대가 기대되고 있는 상황이다. 그렇지만, 향후 큰 성장이 예상되는 고해상도 플렉시블 디스플레이에 적용 가능한 높은 수준의 전기적 특성뿐만 아니라, 저온공정도 만족시킬 수 있는 박막 트랜지스터 개발이 필요한 실정이다. 이러한 측면에서 LTPS, 유기물 박막 트랜지스터에 비해, 산화물 박막 트랜지스터는 250도 이하의 저온공정에서도 고이동도 및 고신뢰성을 확보할 수 있는 좋은 대안이 될 수 있을 것이다. 본 강연에서는 플렉시블 기판에 적용 가능한 산화물 박막 트랜지스터 기술 및 개발 동향에 대해 발표할 예정이다.

• Journal of Energy Engineering
• /
• v.9 no.3
• /
• pp.157-162
• /
• 2000

기존의 IGCC의 장점인 고효율 플랜트의 특성을 살리기 위해 고온정제를 적용하는 경우 조건변화에 따른 플랜트 성능의 영향을 관찰하고자 본 연구를 수행하였다. IGCC에 고온정제 공정을 적용하여 구성한 모델은 연구 목적에 알맞은 범위의 건전성을 가진 것으로 나타났으며 기타 조건을 동일하게 설정한 경우 저온 정제 공정(MDEA amine) 적용에 비해 플랜트 효율이 약 2.7% 가량 상승하였다. 한편 동일한 고온정제 공정이라도 적용하는 흡수제를 zinc titanate에서 zinc ferrite로 달리 하는 경우 탈황제의 화학 반응상 특성 및 차이점으로 인해 연료가스의 발열량 변화를 유발하므로 결과적으로 약 0.5%의 플랜트 효율 손실이 발생함을 알 수 있었다. 또한 탈황 온도 350~$650^{\circ}C$ 사이의 온도범위에 대해 민감도 분석을 실행하였으며 민감도 분석 결과 전제 온도의 증가와 플랜트 효율은 정비례하지 않으며 50$0^{\circ}C$ 이상의 정제 온도를 적용한 경우는 거의 비슷한 효율을 나타내었다. 이와 같은 결과는 정제 온도를 증가시킴으로 인해 가스터빈에 공급되는 연료가스의 온도는 높아지지만 적용한 가스터빈의 출력 및 연소 온도가 제한되어 있어 고온정제를 적용함으로써 얻어지는 이득을 가스터빈에서 충분히 보상하지 못하고 한편으로 고온정제를 채택함으로써 저온정제 적용시 보다 syngas cooler에서 회수할 수 있는 헌열이 줄어듦으로 인한 증기 터빈 출력의 감소가 커지기 때문으로 분석되었다.

• Proceedings of the Korea Institute of Applied Superconductivity and Cryogenics Conference
• /
• 2003.02a
• /
• pp.261-262
• /
• 2003

We performed unsymmetrical analysis of a single line-to-ground fault in a three-phase system. The current limiting elements were meander type YBCO stripes coated with Au shunt. When the fault occurred, short circuit currents were effectively limited within 1-2 msec after fault instant. The unsymmetrical rate of fault phase was distributed from 6.4 to 1.4 and most of the fault current flowed in the grounding line due to its direct grounding system.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 1999.05a
• /
• pp.77-79
• /
• 1999

Bi$_2$Sr$_2$CaCu$_2$O(Bi-2212) thick films were fabricated on Y211 substrate by screen printing method. The aim of the study was to fabricate superconducting thick films on Y211 substrate by MPMG process. For this study, patterned samples by screen printing method were heated with MPMG process. The thickness of Bi2212 on substrate was about 20 ${\mu}{\textrm}{m}$ and these samples showed many Bi- 2212 phases.

• Proceedings of the Korea Institute of Applied Superconductivity and Cryogenics Conference
• /
• 2003.10a
• /
• pp.117-119
• /
• 2003

We have designed fabricated, and tested an RSFQ(Rapid Single Flux Quantum) 1-bit ALU (Arithmetic Logic Unit). The 1-bit ALU was composed of a half adder and three SFQ DC switches. Three DC switches were attached to the two output ports of an ALU for the selection of each function from the available functions that were AND, OR, XOR and ADD. And we also attached two DC switches at the input ports of the half adder so that the input data were controlled using the function generators operating at low speed while we tested the circuit at high speed. The test bandwidth was from 1KHz to 5 ㎓. The chip was tested at the liquid helium temperature of 4.2 K.

• Proceedings of the Korea Institute of Applied Superconductivity and Cryogenics Conference
• /
• 2003.10a
• /
• pp.76-78
• /
• 2003

We have designed and tested an RSFQ (Rapid Single Flux Quantum) NDRO (Non Destructive Read Out) circuit for the development of a high speed superconducting ALU (Arithmetic Logic Unit). When designing the NDRO circuit, we used Julia, XIC and Lmeter for the circuit simulations and layouts. We obtained the simulation margins of larger than $\pm$25％. For the tests of NDRO operations, we attached the three DC/SFQ circuits and two SFQ/DC circuits to the NDRO circuit. In tests, we used an input frequency of 1 KHz to generate SFQ Pulses from DC/SFQ circuit. We measured the operation bias margin of NDRO to be $\pm$15％. The circuit was measured at the liquid helium temperature.

• Proceedings of the Korea Institute of Applied Superconductivity and Cryogenics Conference
• /
• 2003.10a
• /
• pp.113-116
• /
• 2003

Confluence buffers and single flux quantum (SFQ) switches are essential components in constructing a high speed superconductive Arithmetic Logic Unit (ALU). In this work, we developed a SFQ confluence buffer and an SFQ switch. It is very important to optimize the circuit parameters of a confluence buffer and an SFQ switch to implement them into an ALU. The confluence buffer that we are currently using has a small bias margin of $\pm$11％. By optimizing it with a Josephson circuit simulator, we improved the design of confluence buffer. Our simulation study showed that we improved bias global margin of 10％ more than the existent confluence buffer. In simulations, the minimal bias margin was $\pm$33％. We also designed, fabricated, and tested an SFQ switch operating in a DC mode. The mask layout used to fabricate the SFQ switch was obtained after circuit optimization. The test results of our SFQ switch showed that it operated correctly and had a reasonably wide margin of $\pm$15％.

• Proceedings of the Korea Institute of Applied Superconductivity and Cryogenics Conference
• /
• 2003.10a
• /
• pp.146-149
• /
• 2003

In this Work, we have studied about an RSFQ 2$\times$2 crossbar switch. The circuit was designed, simulated, and laid out for mask fabrication The switch cell was composed of a splitter a confluence buffer, and a switch core. An RSFQ 2$\times$2 crossbar switch was composed of 4 switch cells, a switch control input to select the cross and bar, data input, and data outputs. When a pulse was input to the switch control input to select the cross or bar the route of the input data was determined, and the data was output at the proper output port. We simulated and optimized the switch-element circuit and 2$\times$2 crossbar switch, by using Xic and Julia. We also performed the mask layout of the circuit by using Xic and Lmeter.

• Journal of the Mineralogical Society of Korea
• /
• v.3 no.1
• /
• pp.7-17
• /
• 1990

화산 유리질 암석을 출발 물질로 사용하여 저온 ($80^{\circ}C$)에서 수열 처리하여 Na-P Na-X 및 Na-A 제올라이트를 합성하였다. 합성과정은 (1) 유리질 분말 시료와 알칼리 용액과의 용해.변질 반응에 의한 1차적인 Na-P의 합성 방식과 (2) 여기서 잔류된 규산질 모액에 Al(OH)3나 NaAlO2의 수용액을 공급하여 보다 고순도의 Na-P, Na-X 및 Na-A를 효과적으로 합성할 수 있었다. 원암의 암상과 조성은 제올라이트들의 화학 조성과 순도 및 백색도같은 물리적 특성에는 영향을 주지만, 합성된 제올라이트의 광물종을 규제하는 주된 요인은 아닌 것으로 해석된다. 합성된 제올라이트의 광물상은 반응 용액의 pH, Al(OH)4 및 Na+에 대한 농도 조건에 주로 의존되는 경향을 나타낸다. 또한 화산 유리질 암석을 제올라이트 합성원료로 활용하는 데에 있어서 (2)와 같음 합성 방안이 보완적으로 시행되면 그 생산성과 효율성을 제고시킬 수 있을 것으로 여겨진다.