• Proceedings of the Korean Society for Noise and Vibration Engineering Conference
• /
• 1995.10a
• /
• pp.148-153
• /
• 1995

저전력소비형 자기부상계로써 영구자석/전자석 조합형 자기부상계에 관한 연구를 수행하였다. 설계에 필요한 여러 고려사항중에서 자기회로 해석, 영구자석의 특성등을 고려한 형상 제원의 설계, 특히 영구자석의 특성 등을 고려한 형상 제원의 설계, 특히 영구자석의 특성과 제원이 동특성에 미치는 영향을 해석하였으며 영구자석/전자석 조합형 자기부상계의 설계에 관한 기초연구를 수행하였다. 1자유도 모형을 이용한 수치예와 실험을 통하여 제시된 방법의 장점인 저전력소비형 자기부상이 가능함을 보였으며 실제 응용예로써 플라이휠용 자기베어링에의 적용 가능성을 수치예를 통해 보였다.

• Journal of the Korea Society of Computer and Information
• /
• v.7 no.2
• /
• pp.79-86
• /
• 2002

This paper presents a low power scheduling and allocation algorithm for multiple supply voltage. The proposed supply voltage scheduling algorithm determines the control step to execute a possible the operation experimentally using another supply voltage level. Also, the switching activity using component library. and the supply voltage allocation method uses the graph coloring technique for low power, the proposed algorithm Proves the effect through various high level benchmark examples to adopt a multiple supply voltage scheduling algorithm for low power.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2016.04a
• /
• pp.903-906
• /
• 2016

최근 사물인터넷(IoT, Internet of Things)관련 기술의 발전 및 서비스 산업의 급속한 발전으로 센서 장치에 대한 수요가 증가하고 있다. 센서 장치는 사물인터넷 플랫폼과의 연동을 위한 통신 인터페이스를 필수로 지원하여야 하며, 그 외에 다양한 센서들의 연동 인터페이스와 소비 전력을 모두 고려하여 하드웨어 및 소프트웨어의 설계가 이루어져야 한다. 이와 같이 센서 장치는 베터리 소비를 최적화하여 모든 기능이 구현되어야 하므로 기능상의 제약이 많이 따른다. 시간 동기화를 위해 사물인터넷 플랫폼에서 송신하는 동기 메시지를 수신하기 위해 슬립모드를 지원하는 경우 센서 장치가 항상 깨어 있어야하므로 저전력으로 동작 할 수 없는 어려움이 따른다. 따라서 데이터를 센싱하는 주기에 맞춰 시간 동기화를 진행하는 프로토콜 및 지연 시간 계산 방안을 제시하고 이에 따른 기존 프로토콜들과 비교하여 경량화한 알고리즘을 제안한다. 향후 시간 동기화 프로토콜의 호환을 위해 CoAP 규격과 연동 될 수 있는 연구가 필요하다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.889-891
• /
• 2005

이동 컴퓨팅 환경에서 휴대용 기기의 저전력 설계는 매우 중요한 문제 가운데 하나라고 할 수 있다. 그동안 저전력 설계를 위한 한 방안으로 수행되어야 하는 작업을 전력이 풍부한 일반 개인용 컴퓨터 혹은 서버로 이전하는 방안이 제시되어왔다. 한편, 최근 컴포넌트 기반 시스템이 이동 컴퓨팅 환경에 적합한 환경으로 제시되고 있다. 본 논문에서는 대표적인 컴포넌트 기반 환경인 CORBA에서 전력이 풍부한 원격 컴퓨터에서 전력을 많이 소비하는 컴포넌트를 실행함으로써 전력 소비를 줄이는 방안을 제시한다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.05a
• /
• pp.156-157
• /
• 2014

본 논문에서는 저전력 12비트 1MSps 연속 근사형 레지스터 아날로그-디지털 변환기를 제안한다. 제안하는 회로는 1.8V의 공급 전압에서 동작하며, Magnachip/SK Hynix $0.18{\mu}m$ CMOS 1Poly-6Metal 공정을 이용하여 설계하였다. 입력신호의 주파수가 100kHz일 때, 설계된 회로는 3.24mW의 낮은 소비전력 특성, $0.56mm^2$의 작은 칩 면적 특성, 70.03dB의 SNDR(Signal-to-Noise Distortion Ratio) 및 11.34비트의 ENOB(Effective Number of Bits) 특성을 보였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.15 no.1
• /
• pp.115-125
• /
• 2011

Cryptographic hash functions are also called one-way functions and they ensure the integrity of communication data and command by detecting or blocking forgery. Also hash functions can be used with other security protocols for signature, authentication, and key distribution. The SHA-1 was widely used until it was found to be cryptographically broken by Wang, et. al, 2005. For this reason, NIST launched the SHA-3 competition in November 2007 to develop new secure hash function by 2012. Many SHA-3 hash functions were proposed and currently in review process. To choose new SHA-3 hash function among the proposed hash functions, there have been many efforts to analyze the cryptographic secureness, hardware/software characteristics on each proposed one. However there are few research efforts on the SHA-3 from the point of power consumption, which is a crucial metric on hardware module. In this paper, we analyze the power consumption characteristics of the SHA-3 hash functions when they are made in the form of ASIC hardware module. Also we propose power efficient hardware architecture on Luffa, which is strong candidate as a new SHA-3 hash function. Our proposed low power architecture for Luffa achieves 10% less power consumption than previous Luffa hardware architecture.

• The KIPS Transactions:PartA
• /
• v.14A no.1 s.105
• /
• pp.47-54
• /
• 2007

In this paper we present a translation lookaside buffer (TLB) system with low power consumption for imbedded processors. The proposed TLB is constructed as multiple banks, each with an associated block buffer and a corresponding comparator. Either the block buffer or the main bank is selectively accessed on the basis of two bits in the block buffer (tag buffer). Dynamic power savings are achieved by reducing the number of entries accessed in parallel, as a result of using the tag buffer as a filtering mechanism. The performance overhead of the proposed TLB is negligible compared with other hierarchical TLB structures. For example, the two-cycle overhead of the proposed TLB is only about 1%, as compared with 5% overhead for a filter (micro)-TLB and 14% overhead for a same structure without continuos accessing distinction algorithm. We show that the average hit ratios of the block buffers and the main banks of the proposed TLB are 95% and 5% respectively. Dynamic power is reduced by about 95% with respect to with a fully associative TLB, 90% with respect to a filter-TLB, and 40% relative to a same structure without continuos accessing distinction algorithm.

• The Journal of The Korea Institute of Intelligent Transport Systems
• /
• v.7 no.3
• /
• pp.95-99
• /
• 2008

This paper proposes a new minimal resource high-level synthesis algorithm for low power design automation. The proposed algorithm executes an efficient approach to minimize the power consumption of the functional units in a circuit during the high level synthesis. In this paper, we visit all control steps one by one to reduce the switching activity in CDFG. The register sharing algorithm determines the minimum register after the life time analysis of all variable. According to property of input signal for functional unit, the proposed method visits all control step one by one and determines the resource allocation with minimal power consumption at each control step in a greedy fashion. The effect of the proposed algorithm has been proved through various filter benchmark to adopt a new scheduling and allocation algorithm considering the low rover.

• Journal of KIISE:Computing Practices and Letters
• /
• v.15 no.4
• /
• pp.304-308
• /
• 2009

This paper presents the deadline driven CPU-Power management scheme for the Real-Time Embedded OS: named TMO-eCos. It used the scheduling scenarios generated by a task serialization technique for hard real- time TMO system. The serializer does a off-line analysis at design time with period, deadline and WCET of periodic tasks. Finally, TMO-eCos kernel controls the CPU speed to save the power consumption under the condition that periodic tasks do not violate deadlines. As a result, the system shows a reasonable amount of power saving. This paper presents all of these processes and test results.

• 프린팅코리아
• /
• s.3
• /
• pp.52-57
• /
• 2002

자동차가 발명되기 저에 말과 마차의 교통망이 있었던 것처럼 구텐베르크의 활자인쇄가 나타나기 전에 서양에는 필사업이 있었다는 것을 잊어서는 안된다. 인쇄기의 활자가 필사업자의 깃털 펜과 치열한 경쟁을 벌였던 것은 이미 책이 지식상품으로서 소비되는 시장이 있었기 때문이다.