• Proceedings of the Acoustical Society of Korea Conference
• /
• 1998.08a
• /
• pp.14-22
• /
• 1998

본 연구에서는 Texas instruments 사의 저가형 부동소수점 디지털 신호 처리기인 TMS320C32를 이용하여 실시간 화자종속 음성인식 하드웨어 모듈을 개발하였다. 하드웨어 모듈의구성은 40MHz 의 TMS320C32, 14bit 코덱인 TLC32044, EPROM 과 SRAM 등의 메모리와 호스트 인터페이스를 위한 로직회로로 이루어져 있다. 뿐만 아니라 이 하드웨어 모듈을 PC 상에서 평가해보기 위한 PC 인터페이스용 보드 및 소프트웨어도 개발하였다. 음성인식 알고리즘은 C 및 어셈블리를 이용한 최적화를 통하여 계산속도를 대폭 개선하였다. 현재 인식률은 일반 사무실 환경에서 30단어에 대하여 95% 이상으로 매우 높은 편이며, 특히 배경음악이나 자동차 소음과 같은 잡음환경에서도 잘 동작한다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2008.06a
• /
• pp.251-255
• /
• 2008

최근 모바일 시스템의 성능이 향상되면서 다양한 형태의 동적인 메뉴 구성과, 메일 및 이차원 지도 등의 표현에 벡터 그래픽을 도입하고 있다. 모바일 기기에서 사용되는 벡터 그래픽 처리 기술은 Flash Lite, SVG(Scalable Vector Graphics)등이 널리 사용되고 있는데 두 가지 모두 소프트웨어 방식으로 사용되고 있다. 매크로미디어사의 Flash Lite는 연산에 많은 메모리를 필요로 하고, SVG는 웹 표준에 맞춘 스크립트 해석 기반으로 구동 속도가 느리다. 모바일 컴퓨팅 환경에서 벡터 그래픽스에 대한 필요성과 사용빈도가 증가함에 따라 메모리를 적게 사용하고 하드웨어 가속기를 지원 할 수 있도록 저 수준의 API(Application Programming Interface)인 OpenVG 1.0을 크로노스 그룹(Khronos Group)에서 제정하였다. 본 논문은 모바일 사용 환경에 맞추어 사용될 수 있도록 OpenVG 1.0에 기반한 API를 구현하고 실험하였다. 구현된 API는 느린 소프트웨어의 한계를 벗어나기 위해 하드웨어 가속기 설계에 적합하도록 각각의 API 블록 및 형태를 하드웨어 파이프라인 형태의 관점에서 설계하였고, 구현된 API를 윈도우즈 환경에서 기능을 검증하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10c
• /
• pp.346-348
• /
• 2003

본 논문에서는 TCP/IP프로토콜을 사용하는 LAN환경에서 PC들을 사용한 PC클러스터에 관해 연구하였다. LAN환경의 PC들은 안정된 사용환경을 확보할 수 있고, 특정한 사용 시간에 따라 작업을 배치할 수 있는 특징을 갖는다. 또한 별도의 전용의 클러스터를 설치하기 위한 하드웨어가 필요로 하지 않는 장점도 갖는다. 특히 PC실험 실습실의 PC들은 주로 주간 시간대(오전9시~오후6시)에만 실험실습 수업에 사용이 되고, 야간 시간대(오후6시~익일 오전9시)에는 사용되지 않는 유휴 시간을 갖는다. 이러한 사용되지 않는 유휴 시간대의 PC들을 CPU지향적인 복잡한 작업들을 연산하기 위해 사용할 수 있으며, 별도의 클러스터 시스템을 구성하기 위한 하드웨어(클러스터를 위한 컴퓨터들, 스위치장비, 케이블링 등)를 구입할 필요가 없기 때문에 저가격의 고성능을 요구하는 PC클러스터를 쉽게 구성할 수 있다. 공동실험실습실의 PC들마다 유휴기간을 Time table에 예약하고 이에 따라 작업을 배치하고 연산결과를 수집한다. 장기간의 연산작업이 필요로 하는 대규모 연산에 사용함으로써 상당한 경제적 효과를 얻을 수 있다. 또한 동일 실습실의 PC들은 대개 동일한 성능의 동일한 하드웨어와 운영체제를 사용하는 PC들로 구성되기 때문에 Homogeneous node로 구성된 PC 클러스터를 구축하기가 용이하다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2023.11a
• /
• pp.206-207
• /
• 2023

최근 스마트워치는 통화, 문자, 간편 결제, 기타 장치 제어 등 스마트폰의 소형화 및 경량화 형태로 연구되어 여러 서비스를 제공하고 있다. 스마트워치는 스마트폰 대비 작은 물리적 크기로 인해 적용 가능한 하드웨어의 성능이 상대적으로 낮으며, 이로 인해 낮은 수준의 보안 기능을 제공한다. 이는 스마트워치 대상 보안위협으로 이어질 수 있으며, 이에 대응하기 위한 보안위협 분석 및 도출 연구가 필요한 실정이다. 따라서, 본 논문에서는 스마트워치의 하드웨어 적용 한계점으로 인한 스마트워치와 스마트폰의 성능 차이를 분석하고, 이로 인해 발생 가능한 보안위협을 도출한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06d
• /
• pp.24-27
• /
• 2011

최근 스마트 폰 등 모바일 기기의 폭발적인 성장에 의해 내장 프로세서인 ARM 프로세서 기반 기기들이 활발히 개발되어 사용되고 있다. 이에 따라 상대적으로 저성능, 저 전력화에 치중하였던 내장 프로세서도 고성능화를 위한 고속 동작 및 멀티코어 프로세서를 개발하여 사용하게 되었으며, 메모리 동작 속도 역시 빠르게 발전하고 있다. 특히 모바일 기기 등에 사용 되는 저전력 메모리인 LPDDR2 소자 등의 개발에 따라 빠른 동작 속도를 가지도록 개발되고 있다. 그러나 시스템 온 칩(SoC, System on Chip) 형태로 제작되는 ARM 프로세서 기반의 SoC는 다양한 하드웨어 가속기 등을 함께 내장하고 있고, 저 전력화를 위한 버스 구조 등에 의하여 온 칩 버스의 속도 향상이 고성능 범용 시스템에 비하여 낮은 수준이다. 본 연구에서는 이러한 점을 고려하여, 프로세서 코어와 메모리 소자의 동작 속도 향상에 의하여 얻을 수 있는 성능 향상과, 상대적으로 낮은 버스 동작 속도에 의하여 저하되는 성능의 정도를 분석하고 이를 극복하기 위한 방안을 검토하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2009.10a
• /
• pp.639-642
• /
• 2009

When the graphics accelerator for high-quality multimedia content design, hardware verification environment, easy and accurate performance evaluation in an embedded device is required. To work around this is not verified through the simulation waveform analysis to determine the actual calculated graphic images has designed a software rasterizer. Rasterizer is designed for Windows-based environment using the C language implementation of rasterization has a function at each step. Vertex data is entered and the results were verified.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.15 no.9
• /
• pp.1993-1999
• /
• 2011

This paper describes a design of area-efficient/low-power cryptographic processor for HIGHT block cipher algorithm, which was approved as standard of cryptographic algorithm by KATS(Korean Agency for Technology and Standards) and ISO/IEC. The HIGHT algorithm, which is suitable for ubiquitous computing devices such as a sensor in USN or a RFID tag, encrypts a 64-bit data block with a 128-bit cipher key to make a 64-bit cipher text, and vice versa. For area-efficient and low-power implementation, we optimize round transform block and key scheduler to share hardware resources for encryption and decryption. The HIGHT64 core synthesized using a 0.35-${\mu}m$ CMOS cell library consists of 3,226 gates, and the estimated throughput is 150-Mbps with 80-MHz@2.5-V clock.

• The Journal of the Korea Contents Association
• /
• v.5 no.5
• /
• pp.107-114
• /
• 2005

The next generation of 3D mobile games market is becoming increasingly active, more as a result of improvement in the CPU speed of hardware phone, embarkation of 3D engines and high memory capacity, In response to this trend, popular 3D games of PS2 (PlayStation2) and popular online games are being launched as mobile games. However, mobile units have different hardware characteristics compared to those of other platforms such as the PC or the game console. Therefore, mobile game versions of the popular PC games face many limitations in many aspects such as in battery capacity, size of display, capacity of the game, and other user interface issues. Among these many limitations, study for allowing low capacity storage of the game is becoming important. In addition, realistic animation of the 3D character on the small screen of the mobile unit is more important than any other matter. The purpose of this study is to find a solution to providing realistic 3D character animation, and for decreasing the storage capacity of character animation for application in 3D mobile games.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.9
• /
• pp.107-115
• /
• 2013

Smart appliances with multi-media and telecommunication equipments provide users complicated convenience functions. On the contrary, 8-bit controller-based low performance electronics still cannot afford such multimedia and telecommunication. If we find a way to have low-end electronics connected and provide complicated functions, they can be also made "smart". Fortunately, 8-bit controllers used in low-end appliances have UART, which can be connected to any of BlueTooth, Wi-Fi and ZigBee communication modules which can, in turn, communicate with smart devices. Any communication module can be attached to the low-end electronics due to the variety of smart devices' connectivity at the other side. Although the convenience functions seem complicated, they are actually macros in a script form composed of micro commands which implement the base functions of appliances. Since the kinds of the base functions are not that many, the low-end electronic appliances will become "smart" if their control program can be extended to execute sequentially the micro commands in any combination. Such simple innovation has not seen the world, until now due to the overhead of the additionally required hardware such as display devices and buttons. The high-quality display and touch screen functionalities of smart devices can replace the required hardware, and remove the overhead completely. In fact, the low-end appliances become smart as if an "evolution kit" is newly equipped.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.17 no.2
• /
• pp.391-396
• /
• 2013

In this paper, for HEVC decoding, an SAO hardware design with less processing time and reduced area is proposed. The proposed SAO hardware architecture introduces the design processing $8{\times}8$ CU to reduce the hardware area and uses internal registers to support $64{\times}64$ CU processing. Instead of previous top-down block partitioning, it uses bottom-up block partitioning to minimize the amount of calculation and processing time. As a result of synthesizing the proposed architecture with TSMC $0.18{\mu}m$ library, the gate area is 30.7k and the maximum frequency is 250MHz. The proposed SAO hardware architecture can process the decode of a macroblock in 64 cycles.