• 한국인터넷방송통신학회논문지
• /
• 제15권6호
• /
• pp.251-255
• /
• 2015

본 논문은 IoT 응용분야에서 주변 사물에 대한 보정 값이나 최적 값을 저장하는 퓨즈 제어 회로를 제안하였고, 단일 핀을 사용한 직렬 통신 회로를 구현하였다. 2개 이상의 핀을 사용하는 기존 직렬 방식인 SPI 와 $I^2C$ 방식보다 단일 핀을 사용하여 간단한 하드웨어로 구현함으로써 비교적 전송 데이터가 적은 응용 분야에서 효율적으로 사용이 가능하다. 제안된 통신 프로토콜과 퓨즈 제어 회로는 논리 회로 시뮬레이션과 FPGA를 이용하여 동작을 검증하고, CMOS 공정을 이용하여 칩으로 설계하였다. 저전력과 하드웨어가 간단하고 저속의 데이터 전송용 모바일 IoT 제품에 활용이 예상된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.486-489
• /
• 2010

IEEE 802.11n WLAN 표준의 블록길이 1,944비트, 부호화율 1/2을 지원하는 layered LDPC 복호기 프로세서를 설계하였다. 하드웨어 복잡도 감소를 위해 최소합 알고리듬과 layered 구조를 적용하였으며, 최소합 알고리듬의 특징을 이용하여 검사노드 메모리의 용량을 기존의 방법보다 75% 감소시켰다. 설계된 프로세서는 200,400 게이트와 19,400비트의 메모리로 구현되었으며, FPGA 구현을 통해 하드웨어 동작을 검증하였다. Xilinx사의 Virtex-4 FPGA XC4vlx25 디바이스로 합성한 결과 120 MHz 클록으로 동작하여 약 200 Mbps의 성능을 나타내었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2007년도 한국컴퓨터종합학술대회논문집 Vol.34 No.1 (B)
• /
• pp.333-338
• /
• 2007

시스템 가상머신 환경은 높은 하드웨어 효율성과 높은 보안을 요구하는 시스템에서 그 사용이 점차 늘어나고 있다. 최근 많이 알려진 하이퍼바이저 가상머신 시스템은 높은 아이솔레이션과 보안성을 보장하나 각 게스트 운영체제 별로 운영체제 이미지를 가지기 때문에 하드웨어 효율성이 떨어지는 반면, 컨테이너 기반 가상머신 시스템은 운영체제 이미지의 공유로 인하여 높은 자원 효율성과 확장성을 가진다. 그러나 메모리 자원의 아이솔레이션에 대하여 취약점을 갖는 문제점을 안고 있다. 본 논문에서는 컨테이너 기반 가상머신 시스템에서 동적으로 각 가상머신별로 메모리 사용량 증가에 따른 페이지 히트율-곡선(Hit-Ratio-Curve)을 측정하였다. 이 곡선을 관찰해 보면 각 가상머신의 메모리 필요량을 알 수 있으며 이를 기반으로 메모리 자원을 할당하게 될 경우 효과적으로 메모리 자원의 아이솔레이션을 제공할 수 있게 된다. 본 논문에서는 대표적인 컨테이너 기반 가상머신인 리눅스 VServer가 적용되어 있는 리눅스 2.6.17 커널에 직접 구현하였으며, Lmbench 및 리눅스 커널 컴파일 등을 통하여 오버헤드를 측정하였고 $1.6{\sim}7.2%$의 적은 오버헤드로 이를 측정할 수 있음을 확인하였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제11권6호
• /
• pp.477-487
• /
• 2005

내장형 컴퓨터의 규모가 커지고 기능이 복잡해짐에 따라 동적 메모리 할당 기법은 전체 시스템의 성능을 좌우하는 중요한 요인으로 등장하였다. 본 논문의 목적은 내장형 시스템에서 동적 메모리 할당 기법을 사용할 때 하드웨어, 소프트웨어 구성에 따른 성능을 측정하는데 있다. 기존의 연구가 운영체제를 탑재하지 않은 단일 스레드의 단일 메모리 주소 공간을 갖는 시스템을 대상으로 한 반면 본 논문은 실제 환경과 같이 리눅스 운영체제를 탑재한 내장형 시스템을 사용한다 이러한 시스템 기반에서 소프트웨어의 각 계층과 하드웨어 설계 인자의 변화에 따른 동적 메모리 할당의 수행시간을 실험적으로 분석하였다. 본 논문의 정량적인 성능분석 결과는 시스템 설계자에게 유용한 데이터를 제공함으로써 보다 효율적인 고성능 저전력 내장형 시스템의 구현을 가능하게 할 것이다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 가을 학술발표논문집 Vol.29 No.2 (1)
• /
• pp.703-705
• /
• 2002

본 논문에서는 홈 자동화 네트워크의 대표적으로 자리잡고 있는 론웍스(Lonworks) 시스템의 하드웨어 플랫폼인 뉴론칩(Neuron) 기반의 노드를 대신하는 새로운 구조를 갖는 홈 자동화 제어기를 제안한다. 기존의 론웍스 해답(Solution)은 8비트 프로세서인 뉴론칩을 모든 노드들이 중앙처리장치로 사용하므로 고성능의 처리를 필요로 하는 응용 프로그램은 구현할 수 없었다. 또한 뉴런C(Neuron C) 언어를 사용하여 응용 프로그램을 개발하므로 C 언어에서 파생된 언어인 뉴런C 언어를 새롭게 배워야 하는 번거로운 점을 가지고 있으며, 뉴런C 컴파일러(Compiler)를 비롯한 LonMaker 등의 고가의 개발 장비를 구비해야 하므로 개발자로 하여금 개발비용에 대한 부담이 컸다. 이에 본 논문에서는 처리능력이 뛰어나며 저전력 특성을 갖춘 스트롱암(SA1110)칩을 메인 프로세서로 사용한 홈 자동화 제어기인 ECONICS를 개발했다. 이 ECONICS는 홈 제어 네트워크를 구성하기 위해 통신 하드웨어 및 ANSI 표준 프로토콜인 EIA709.1 통신 프로토콜 스택을 가지고 있다. 제안된 홈 자동화 제어기를 통하여 기존의 론웍스 노드에서 구현하기 힘든 다양하고 복잡한 응용프로그램을 구현할 수 있게 되었고, 제안된 홈 자동화 제어기의 상업적 유용성을 증명하기 위해 기존의 론웍스 노드들과의 호환성을 확인하였으며 개발자로 하여금 기존의 C 언어를 통하여 응용프로그램을 개발하게 함으로써 추후 홈 자동화 제어기로써 파급효과가 클 것이다.

• 한국컴퓨터정보학회논문지
• /
• 제26권8호
• /
• pp.1-11
• /
• 2021

본 논문에서는 HPC 시스템의 에너지 효율을 향상시키기 위해 Event-driven Uncore Frequency Scaler (eUFS)라는 새로운 전력관리 메커니즘을 제안한다. eUFS는 LAPI (LLC accesses Per Instructions) 및 CPI (Clock Cycles Per Instruction)와 같은 하드웨어 이벤트를 활용하여 언코어 주파수를 동적으로 조정한다. 기준 시간을 주기로 해당 하드웨어 이벤트를 취합하고, 취합한 이벤트와 이전 언코어 주파수를 이용해 목표 언코어 주파수를 결정한다. NPB 벤치마크를 사용한 실험을 통해 본 논문에서 제안하는 UFS 메커니즘은 C/D class NPB 벤치마크에 대해 평균 6%의 에너지 소비를 감소시키는 것으로 확인되었고 실행시간 증가는 평균 2% 수준인 것으로 확인되었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2010년도 춘계학술발표대회
• /
• pp.22-25
• /
• 2010

재구성형 프로세서는 파워를 적게 사용하면서도 높은 성능을 낼 수 있는 프로세서이다. 재구성형 프로세서는 하드웨어에 최대한 많은 계산 자원을 넣으면서도 구조를 최대한 간단하게 하여 저전력 소모와 고성능을 동시에 추구하였다. 하지만 구조를 최대한 간단히 하는 과정에서 프로그램의 수행을 관리하는 많은 하드웨어 로직이 빠지게 되었는데, 이 부분은 컴파일러에서 코드를 생성할 때 스케쥴링과 수행 순서까지 정해지도록 소프트웨어적 관점에서 처리하기로 하였다. 이를 사용하기 위해 컴파일러는 입력된 프로그램을 분석하고 재구성형 프로세서에서 수행될 수 있는 형태로 코드를 각 계산자원에 매핑하는 작업을 수행해 주어야 한다. 재구성형 프로세서의 레지스터는 이 매핑 과정에서 데이터의 전달을 위해서 주로 사용되게 된다. 이 논문에서는 다양한 멀티미디어 응용 프로그램을 사용하여 멀티미디어 환경에서 재구성형 프로세서가 사용될 때 레지스터 개수가 성능에 미치는 영향을 제시한다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제9권10호
• /
• pp.213-220
• /
• 2020

높은 사양이 필요한 하드웨어 기반의 모바일 및 IoT 임베디드 시스템은 저전력과 성능에 중요한 이슈를 갖고 있다. 이는 전력 소비로 발열량 증가 및 기기의 수명 단축 문제가 발생된다. 이러한 환경에서 소프트웨어도 제한된 전력, 메모리 등에서 안정적인 동작을 수행해야하므로 디바이스의 소비전력이 증가한다. 이를 해결하고자, 코드 관점에서 성능을 저하시키는 모듈을 식별하고, 그 모듈의 전력 최소화를 통한 성능 개선 가시화 방법을 제안한다. 이는 코드 가시화를 통해 복잡한 모듈(특히 Cyclomatic complexity, Coupling & Cohesion)을 식별하고, 저전력 코드 패턴화와 성능 코드를 간결화 한다. 이런 코드로 소비전력을 감소 및 성능 개선 함으로써 코드의 품질을 최적화 할 수 있다.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.53-60
• /
• 2009

로그 수체계 기반의 저전력/저면적 128점 FFT 프로세서를 수체계 변환 오차와 하드웨어 최소화 방법을 적용하여 설계하였다. FFT 프로세서의 핵심 연산인 복소수 승산과 가/갑산 연산을 기존의 2의 보수 수체계 대신 로그 수체계를 적용하여 가산기와 look-up table (LUT)로 구현하였으며, 이를 통하여 2의 보수 수체계 기반의 FFT 프로세서에 비해 약 21%의 게이트와 16%의 메모리를 감소시켰으며, 약 18%의 소비전력 감소가 얻어졌다. 설계된 LNS기 반 FFT 프로세서를 0.35 ${\mu}m$ CMOS 표준 셀로 합성한 결과, 33,910개의 게이트와 2,880 비트의 메모리로 구현되었으며, 60 MHz@2.5V로 동작하여 128점 FFT 연산에 2.13 ${\mu}s$ 가 소요되며, 평균 40.7 dB의 SQNR 성능을 갖는다.

• 한국정보통신학회논문지
• /
• 제19권12호
• /
• pp.2820-2827
• /
• 2015

저가의 MCU를 사용한 HSMS 구동 시스템은 반도체 설비 온라인 시스템 구축에는 없어서는 안 될 필수적인 기술이다. HSMS는 더 빠른 속도의 통신이 필요하고 장비 하드웨어 구성이 용이한 어플리케이션을 위해 SECS-I 대신에 많이 사용된다. 기존의 SECS와 HSMS 디바이스는 SECS의 전반적인 프로토콜 구현되어 있어서 매우 고가이다. 이 연구에서는 기업에서 필요로 하는 SECS 프로토콜만을 지원하는 HSMS 통신 시스템을 설계하고 구현하고자 한다. 저가이지만 고성능 MCU를 메인 보드로 하여 HSMS 통신을 처리하는 모듈을 설계하고, BCR을 독립적으로 처리 할 수 있는 회로를 초소형 MCU를 이용하여 설계한다. 그리고 BCR로부터 인식된 태그 데이터를 HSMS 통신 프로토콜에 부합하는 데이터로 변환하기 위해 SECS-II 메시지를 설계한다. 이 설계들을 반영한 HSMS 통신 시스템을 개발한다. 개발한 저가의 HSMS 통신 모듈은 반도체 공정에 대한 실시간 감시 및 제어 시스템에 적용될 수 있다.