• 전자공학회논문지CI
• /
• 제45권1호
• /
• pp.1-10
• /
• 2008

본 논문에서는 기존에 얼굴 검출에 사용된 ICT(Improved Census Transform) 변환을 이용하여 눈, 코, 입 등의 얼굴 특징을 검출하는 하드웨어를 설계하였다. 파이프라인 구조를 이용하여 동작 속도를 높였고, ICT 변환, 메모리 공유, 동작 과정의 세분화를 통하여 메모리 사용량을 줄였다. 본 논문에서 사용한 알고리즘을 얼굴 검출 및 인식 분야에서 테스트용으로 주로 쓰이는 BioID 데이터베이스(database)를 이용하여 테스트한 결과 100%의 검출률을 보였고, 설계한 하드웨어의 결과도 이와 동일하였다. 또한 Synopsys사의 Design Compiler와 동부아남사의 $0.18{\mu}m$ library를 이용하여 합성한 결과 총 $376,821{\mu}m2$의 결과를 얻었고 78MHz의 동작 클럭 하에서 17.1msec의 검출 속도를 보였다. 본 논문은 소프트웨어 형태의 알고리즘을 임베디드 하드웨어로 구현함으로 인하여 실시간 처리의 가능성을 보였고, 저가격, 높은 이식성에 대한 가능성을 제시하였다.

• 한국게임학회 논문지
• /
• 제13권2호
• /
• pp.99-110
• /
• 2013

컴퓨터 게임에 볼륨 가시화 기법이 적용되면서, 하나의 화면에 표면 데이터와 볼륨 데이터를 혼합하여 가시화하려는 요구가 발생하고 있다. 최신 그래픽스 하드웨어의 범용 연산 기능을 사용하면 혼합 가시화를 수행할 수 있으나, 컴퓨터 게임은 저사양 하드웨어에서도 동작해야 하는 경우도 있어 혼합 가시화를 수행하기 어렵다. 본 연구는 DirectX 9.0 기반의 범용 하드웨어에서 볼륨-표면 혼합 가시화를 수행하는 방법을 제안한다. 우선, 표면 데이터를 가시화하여 다중 깊이 영상을 생성하는 방법을 제안한다. 이때, 생성 시간을 단축하는 깊이 복잡도 축소 방법을 제안한다. 이후, 생성된 다중 깊이 영상을 이용하여, 볼륨-표면 혼합 가시화를 수행한다. 혼합 가시화 과정에서 표면 데이터와 볼륨 데이터 사이의 좌표계 변환 방법과 혼합 가시화의 가속화 방법을 제안한다. 이를 통해 볼륨-표면 혼합 가시화를 효율적으로 수행할 수 있다.

• 정보보호학회논문지
• /
• 제12권5호
• /
• pp.95-105
• /
• 2002

본 논문에서는 공개키 암호 시스템에서 인증, 키 교환 및 전자 서명을 위해 사용되는 RSA 공개키 암호 알고리즘의 효율적인 하드웨어 구현 방법에 대해 기술하였다. RSA 공개키 알고리즘은 모듈러 멱승 연산에 의해 계산되어지며, 모듈러 멱승 연산은 반복적인 모듈러 곱셈 연산을 필요로 한다. 모듈러 곱셈 구현을 위한 많은 알고리즘 중, 하드웨어 구현의 효율성 때문에 Montgomery 알고리즘이 많이 사용되어지고 있다. 지금까지 몽고메리 알고리즘을 이용하여 고성능의 RSA 암호회로를 설계하는 연구는 많이 수행되어 왔으나, 대부분의 연구가 시스템의 고성능을 위한 연산 시간의 감소에 중점을 두고있다. 하드웨어 구현에 제한이 있는 시스템에서 하드웨어 설계 시 가장 고려해야 할 사항은 시스템의 성능과 면적을 고려한 설계이다. 이러한 이유로, 본 논문에서는 기존의 Montgomery 알고리즘을 저면적 회로에 적합한 구조로 개선하였으며, 개선된 알고리즘을 이용하여 ETRI에서 개발한 스마트 카드용 에뮬레이팅 시스템인 IESA 시스템에 적용하여 검증하였다.

• 한국컴퓨터정보학회논문지
• /
• 제25권1호
• /
• pp.87-92
• /
• 2020

IoT 네트워크 환경에서는 서버 등의 고성능 장치부터 각종 센서, 수동형 RFID 등 저사양 장치까지 다수의 여러 장치들이 연결되어 있다. 그렇기에 불법적인 공격에 노출되어 있으며 데이터를 암호화하여 통신을 수행하여야 한다. 암호화 알고리즘으로 대칭키, 공개키 암호화 및 해시 기법 등을 사용할 수 있으나 저성능 IoT 디바이스는 암호화 프로세스를 처리하기에는 적합하지 않는 하드웨어 성능을 가지고 있어 이러한 방법을 채택할 수 없는 경우가 발생한다. 본 논문에서는 블록체인 시스템과 연동한 경량 상호 인증 프로토콜을 적용하여 IoT 환경에서 저성능 단말장치의 안전한 통신을 보장하는 인증 기법을 제안한다.

• 정보처리학회논문지A
• /
• 제12A권1호
• /
• pp.1-6
• /
• 2005

본 논문에서는 trace-back systolic array Viterbi algorithm의 저전력 생존 메모리 구현에 관한 새로운 알고리즘을 소개한다. 이 알고리즘의 핵심 아이디어는 trace back 연산의 수를 줄이기 위하여 이미 생성된 trace-back routes를 재사용하는 것이다. 그리고 trace-back unit의 불필요한 switching activity가 발생하는 영역을 gate-clock을 사용하여 전력소모를 줄이는 것이다. Synopsys Power Estimation 툴인 Design Power를 이용하여 전력소모를 측정하였고, 그 결과 [1]의 논문에서 소개된 trace-back unit 비하여 평균 $40{\%}$ 전력감소가 있었고, $23{\%}$의 면적증가를 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 춘계종합학술대회
• /
• pp.670-673
• /
• 2003

컴퓨터 하드웨어의 빠른 개발 주기에 맞춰 저 가격, 고 효율성, 높은 신뢰성, 호환성 둥의 장점을 가진 PC(Personal Computer)가 현대의 컴퓨터 흐름을 주도하게 되었다. 이에, 산업분야 전반에 걸친 컴퓨터 적용의 증가는 많은 발전과 변화를 가져왔다. 특히, 자동화 시스템분야에서 그 효과가 두드러졌는데 이는 고 가격, 긴 개발기간 둥을 필요로 했던 과거와 달리 저 가격, 짧은 개발기간, 다양한 개발환경 등을 이룰 수 있었다. 또한, 생산량 증가에만 의존하던 과거의 자동화 시스템은 현대에 이르러 시스템의 최적화, 효율의 극대화, 시스템의 안정성, 운용의 편리성, 호환성 등의 개념들이 도입되고 있다. 이에 따라, 반도체 자동화시스템의 개발 및 활용부분에서도 저가의 PC를 활용한 시스템 구축이 실용화되고 있다. 특히, 시스템의 생산성을 높이려는 노력도 많이 이루어지고 개발되었는데, 반도체 부품 생산성 향상과 운용설비의 효율성 극대화를 위한 여러 가지 기법들이 연구 도입되고 있다. 그중 생산성과 직접 관계되는 효율 데이터는 UPEH(Unit per hour)를 들수 있다. 따라서, 본 논문에서는 이러한 효율성에 관련하여 그 기준이 되는 생산 데이터에 대한 시스템 효율성을 자동으로 산출하며, 이를 사용자에게 제공함으로써 보다 정량화 되고 객관적인 평가 자료가 되도록 하였다. 이를 패트리넷을 이용하여 설계 프로세스를 검증하고 실제 산업현장에 적용함으로서 본 시스템에서 제공하는 효율성 데이터가 운용설비의 가동에 관한 평가 기준이 됨을 보였다.

• 한국정보통신학회논문지
• /
• 제5권1호
• /
• pp.61-66
• /
• 2001

다중 반송파방식 무선 LAN에서는 오류정정을 위해 구속장(constraint length : K)이 7인 64-state 길쌈부호를 사용하며, 복호기로 비터비 복호기를 사용한다. 비터비 복호기의 동작속도로는 24 Mbps의 입력 데이터에 대해 12MHz 이상의 처리속도를 가져야한다. 이와 같이 고속의 비터비 부호기를 설계하기 위해서는 일반적으로 32조의 병렬 나비구조 ACS를 갖도록 한다. 병렬 나비구조 ACS를 갖는 비터비 복호기를 설계할 경우 단일 ACS 구조에 비해 상태 메트릭 메모리(state-metric memory), 역추적 메모리(trace back memory)를 관리하는 복잡한 제어회로가 필요하지 않다. 그러나 많은 ACS을 사용함으로 하드웨어의 복잡도가 증가하게 된다. 이에 대해, 본 연구에서는 모든 상태에서 코드워드를 발생시키는 별개의 회로를 단순한 연산으로 대체하며, ACS 기능을 위해 고속 저 전력 시스템에 용이한 새로운 가지값(branch metric)계산방법을 개발하여 적용한다. 그리고 역추적 과정 시 고속 저 전력동작을 위해 one-pointer방법을 채용하여 전체적으로 저 전력 비터비 복호기를 설계한다.

• 대한전자공학회논문지SD
• /
• 제39권4호
• /
• pp.72-83
• /
• 2002

본 논문에서는 공급 전압을 순수하게 소프트웨어적으로 제어함으로서, 하드웨어 구현이 간단하고 전력 소모를 효과적으로 줄이며 복잡한 인터페이스 회로가 필요 없는 새로운 저전력 VLSI 시스템 아키텍처를 제안하였다. 제안된 아키텍처는 클록 주파수-공급 전압 특성을 순수하게 소프트웨어적으로만 모델링하고, 시스템상의 여러 칩들에 대해서 각각 독립적으로 공급 전압을 제어하고, 주 클록 주파수 f/sub CLK/의 1/n인 f/sub CLK/, f/sub CLK/2, f/sub CLK/3...만을 클록 주파수로 허용하였다. 또한, 제안된 저전력 VLSI 시스템 아키텍처의 프로토타입 시스템을 제작하고 전력 소모를 측정하였다. 프로토타입 시스템은 기존의 상용 마이크로프로세서 평가 보드를 약간 수정하여 레벨 쉬프터와 전안 스위치와 같은 간단한 개별 소자만을 덧붙여서 제작되었으며, 0.58W이던 전력 소모가 0.12W로 감소함을 확인할 수 있었다.

• 한국컴퓨터정보학회논문지
• /
• 제18권6호
• /
• pp.1-8
• /
• 2013

본 논문에서는 저가의 소형 PCR 장치에 적합한 펌웨어를 설계하고 구현하였다. 제안된 펌웨어는 실행코드 크기를 최소화하기 위해서 운영체제의 도움을 받지 않고 하드웨어 인터럽트만을 이용하여 실시간 작업들을 동시에 제어한다. 또한 제안된 펌웨어는 usb 통신을 이용하여 PC로부터 동작 과정을 입력받아 마이크로콘트롤러에 연결된 부속장비들을 구동하고, 구동결과를PC로 전달하여 사용자에게 출력하는 주컴퓨터-국소장치 구조에 적합하도록 설계되었다. 제안된 펌웨어를 microchip사의 PIC18F4550 칩에 실제로 탑재하여 저가의 소형 PCR 장치를 제작하였고, 제작한 PCR 장치가 기존 상용 PCR 장치는 제작 비용과 부피를 대폭 줄이면서도 유사한 DNA 증폭 결과를 보임을 확인하였다.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2016년도 제53차 동계학술대회논문집 24권1호
• /
• pp.129-132
• /
• 2016

IT분야의 하드웨어 발달에 따라 저전력, 저가 및 센싱 및 통신이 가능한 IoT 디바이스들 출시 되고, 이를 이용한 새로운 솔루션 제품들이 출시되면서 IoT 시장 규모가 급격히 확대 되고 있다. 본 논문에서는 이러한 IoT 기기들의 연동을 통한 시너지 효과를 극대화 할 수 있는 상황 인식 추론 시스템의 설계 및 구현에 대해 서술한다. 해당 시스템은 상황 인식을 위한 상황 정보를 기존의 상황 인식 시스템과는 달리 클라이언트 기기에서 규격화 하여 서버로 전송한다. 이러한 이기종 데이터의 규격화는 RDF 문서의 정보 표기 방법인 Triple을 이용해 이루어진다. 이후, 서버로 전송된 상황 정보는 추론 엔진을 통해 현재 상황에 대한 추론 결과를 도출하고, 사용자에 의해 입력된 룰을 기반으로 상황에 적합한 서비스를 제공한다. 해당 시스템의 정상 동작 확인 여부를 위해, 본 논문에서는 방범 시나리오를 설정하여 테스트를 진행하였다.