• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 1997.11a
• /
• pp.67-72
• /
• 1997

본 논문은 저비용이면서 정확한 제어를 수행하는 새로운 퍼지 제어기의 재구성 가능한 FPGA 시스템상의 구현을 다룬다. 제안한 퍼지 제어기 (Fuzzy Logic Controller : FLC)의 시스템 구조와 이의 VHDL 설계 및 시뮬레이션은 다른 논문에 나타나 있다. 제안한 퍼지 제어기의 구현 과정은 다음과 같다. 각 모듈은 VHDL 언어에 의해서 기술된 뒤, Synopsys사의 FPGA 컴파일러에 의해 합성된다. 합성된 각 모듈은 Xilinx사의 XactStep 6.0에 의해 최적화 및 배치, 배선이 이루어진다. 얻어진 Xilinx rawbit 파일은 VCC사의 r2h에 의해 C 언어의 header 파일 형태의 하드웨어 object로 변환된다. C언어 형태의 하드웨어 object를 포함하는 응용 제어 프로그램이 C 컴파일러에 의해 컴파일된 후, 이 실행 파일이 재구성 가능한 FPGA 시스템 상에 다운로드된다. 제안한 퍼지 제어기를 EVCI 보드 상에 동적으로 구현하여 트럭 후진 주차 제어에 사용할 때 걸리는 시간을 Synopsys사의 VHDL 시뮬레이터와 워크스테이션상에서 C언어에 의해 구현하여 트럭 후진 주차 제어에 사용할 때 걸리는 시간을 각각 비교하였다.

• Journal of Information Management
• /
• v.29 no.3
• /
• pp.1-26
• /
• 1998

The loop is a fundamental for the parallelism exploiting as it has a large portion of execution time for sequential Java program on the parallel machine. This paper proposes the method of exploiting the implicit parallelism through the analysis of data dependence in the existing Java programming language having a single loop structure. The parallel code generation method through the restructuring compiler and the translation method of Java source program into multithread statement, which is supported in the level of the Java programming language, are also proposed here. The performance test of the program translated into the thread statement is conducted using the trip count of loop and the thread count as parameters. The restructuring compiler makes it possible for users to reduce overhead and exploit parallelism efficiently in the Java programming.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.6
• /
• pp.1479-1493
• /
• 1998

C++ 프로그램을 병렬 실행시키려면 재구성 컴파일러가 함수 호출로 발생하는 요약된 정보를 수집해야 한다. 객체의 참조 매개변수를 사용하는 경우와 객체의 참조를 반환하는 메소드에 대해서 메소드간의 요약된 정보를 발견하여 병렬성을 검출하는 것은 어렵다. 본 논문에서는 순차 C++ 프로그램을 병렬 프로그램으로 변환하기 위해 클래스 인터페이스 내에 메소드간의 관계를 명시하는 병렬 정보 GERINFPO절과 순서 정보 SEQ절을 삽입하므로서 명시적인 병렬성을 얻고 재구성 컴파일러는 명시된 정보를 이용하여 프로그램내에 내재한 묵시적 병렬성을 얻는 방법을 제안한다. 또한 본 논문에서 제시하는 종속 분석 방법을 이용하여 순차 C++ 프로그램을 병렬 코드로 변환하는 병렬코드 변환기를 구현하였다.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.7
• /
• pp.1730-1745
• /
• 1998

순차 Java 프로그램을 병렬 시스템에서 실행할 경우 루프는 전체 수행 시간 중 많은 부분을 차지하므로 병렬성 검출의 기본이 된다. 본 논문은 기존에 작성된 단일 루프 구조를 갖는 Java 프로그래밍 언어에서 종속성 분석을 수행하여 묵시적 병렬성을 검출하는 방법을 제안한다. 또한 재구성 컴파일러에 의하여 병렬 코드를 생성하는 방법과 Java 원시 프로그램을 Java 프로그래밍 언어 자체에서 지원하는 다중스레드 기법으로 변환하는 방법을 제안한다. 스레드 문장으로 변환된 프로그램에 대해 루프의 반복계수와 스레드 수를 매개변수로 하여 성능 분석을 하였다. 재구성 컴파일러에 의한 장점은 사용자의 병렬성 검출에 대한 오버헤드를 줄이고, 순차 Java 프로그램에 대한 효과적인 병렬성 검출을 가능하게 한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.04b
• /
• pp.1033-1036
• /
• 2001

컴파일러 후단부 개발시 중간 코드로부터 목적기계 코드를 생성하기 위해서는 각각의 중간 코드 명령어를 목적기계 코드로 치환하는 방법과 다양한 중간 코드 패턴에 대한 목적기계 코드 생성 규칙을 기술하는 방법으로 구분된다. 특히, 컴파일러 후단부 전체를 재구성하지 않고 중간 코드로부터 목적기계 코드를 생성하는 정형화된 규칙을 이용하면 다양한 목적기계 코드를 효율적으로 생성할 수 있다. 본 논문은 Bytecode로부터 정형화된 코드 생성 규칙을 이용하여 Pentium기계에 대한 코드 생성이 가능하도록 코드 생성 규칙 기술 모델을 제시하며 실질적으로 목적기계 코드 생성시에 참조 가능한 정보를 생성하는 코드-생성기 생성기를 연구한다 본 연구를 통해서 Bytecode로부더 다양한 목적기계 코드를 생성할 수 있는 정형화된 코드 생성 규칙 기술 방법을 얻을 수 있다.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.8
• /
• pp.1997-2012
• /
• 1998

It is necessary to find out the parallelism in tlle sequential Java program to execute it on the parallel machine. The loop is a fundamental source to exploit parallelism as it process a large portion of total execution time in sequential Java program on the parallel machine. However, a complete parallel execution can hardly be achieved due to data dependence. This paper proposes the method of exploiting the implicit parallelism by structuring a dependence graph through the analysis of data dependence in the existing Java programming language having a nested loop structure. The parallel code generation method through the restructuring compiler and also the translation method of Java source program into multithread statement. which is supported by the Java programming language itself, are proposed here. The perforance evaluatlun of the program translaed into the thread statement is conducted using the trip cunt of loop and the trip Count of luop and the thread count as parameters The resttucturing compiler provides efficient way of exploiting parallelism by reducing manual overhead conveliing sequential Java program into parallel code. The execution time for the Java program as a result can be reduced un the parallel machine.

• Journal of the Korean Institute of Intelligent Systems
• /
• v.9 no.6
• /
• pp.634-643
• /
• 1999

This paper concerns an implementation of f~rry logic controller (FLC') on a reconfigurahle FP

• Journal of KIISE:Computing Practices and Letters
• /
• v.6 no.3
• /
• pp.329-338
• /
• 2000

CHILL language has been used for the software development of electronic switching and telecommunications system. ETRI CHILL-96 language is an extended CHILL language with the notions of object-orientation, concurrency, and generic type. In this paper, we discuss some design and implementation issues of ETRI CHILL-96 compiler. Renaming translation rules and function restructuring techniques are adapted for the purpose of preventing name conflict and producing debugging information. Those new extended features are preprocessed in the compilation and translated to extended CHILL intermediate codes. Such compilation technique enables ETRI CHILL-96 language to hold compatibility with software developed by CHILL language.

• Nuclear Medicine and Molecular Imaging
• /
• v.43 no.5
• /
• pp.443-450
• /
• 2009

Purpose: Conventional image reconstruction uses simplified physical models of projection. However, real physics, for example 3D reconstruction, takes too long time to process all the data in clinic and is unable in a common reconstruction machine because of the large memory for complex physical models. We suggest the realistic distributed memory model of fast-reconstruction using parallel processing on personal computers to enable large-scale technologies. Materials and Methods: The preliminary tests for the possibility on virtual manchines and various performance test on commercial super computer, Tachyon were performed. Expectation maximization algorithm with common 2D projection and realistic 3D line of response were tested. Since the process time was getting slower (max 6 times) after a certain iteration, optimization for compiler was performed to maximize the efficiency of parallelization. Results: Parallel processing of a program on multiple computers was available on Linux with MPICH and NFS. We verified that differences between parallel processed image and single processed image at the same iterations were under the significant digits of floating point number, about 6 bit. Double processors showed good efficiency (1.96 times) of parallel computing. Delay phenomenon was solved by vectorization method using SSE. Conclusion: Through the study, realistic parallel computing system in clinic was established to be able to reconstruct by plenty of memory using the realistic physical models which was impossible to simplify.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.06b
• /
• pp.409-411
• /
• 2006

본 논문에서는 컴파일러 개발 시에 적용되었던 재목적 기술을 응용하여 다양한 플랫폼에 가상기계를 보다 원활히 탑재하기 위한 가상기계의 자동화 탑재 기술을 제안하고 이를 구현한다. 이를 위해, 가상기계를 플랫폼 독립적인 가상기계 핵심(Core) 부분과 플랫폼 의존적인 부분으로 재구성한 후 다음과 같은 세가지 부분을 설계하고 구현한다. 첫째. 플랫폼 의존적인 부분을 정형화된 방법으로 기술할 수 있는 플랫폼 디스크립션을 설계한다. 둘째. 설계된 플랫폼 디스크립션을 입력으로 받아 최적의 플랫폼 정보를 생성할 수 있는 탑재 점보 생성기를 구현한다. 마지막으로 탑재 정보 생성기의 출력과 가상기계의 핵심 부분을 결합하는 가상기계 생성기를 개발한다.