• 한국전자파학회논문지
• /
• 제11권1호
• /
• pp.124-135
• /
• 2000

본 논문에서는 공간영역 closed -form 그런함수를 사용하여 마이크로스트립 구조를 효율적으로 수치해석할 수 있는 방법을 고려해 보고자 한다, 모벤트법을 가용하여 임피던스 행렬의 요소를 구할 때 closed -form 그린함수 를 사용하여 그 계산시간을 현저히 줄일 수 있다는 것은 이미 잘 알려진 사실이다. 그러나 행렬의 대각요소를 구하는 과정에서 그 계산결과가 여전히 느리게 수렴한다는 문제점이 발견되었고, 그 이유는 closed -form 그런함 수에 포함되어 있는 복소지수의 작은 항때문인 것으로 사료된다. 따라서 대각요소 계산시 느린 수렴도의 문제점 을 해소하기 위해 좌표계 변환에 의한 수치적분기법을 고려해 보고자 한다. 본 논문에서 제시한 수치기법들의 타당성을 확인하기 위해 동축선 급전에 의한 마이크로스트립 안테나 산란문제의 해석에 적용하여 기존 논문의 결과와 비교해 볼 때 비교적 잘 일치함을 확인할 수 있었다.

• 한국전자파학회지:전자파기술
• /
• 제6권3호
• /
• pp.80-90
• /
• 1995

마이크로스트립 단일선로, 직각벤드 및 결합선로의 산란행렬을 multipart r$\xi$twork model을 이용하여 1-18GHz 범위에서 계산했다. 단일선로는 평면형 도파관 모텔을 이용하여 해석했다. 직각벤드의 경우는 두개 의 사각형 부분으로 나누어져 각 부분은 단일선로와 같은 방법으로 해석되며, 각 부분의 임피던스 행렬은segmentation 방볍을 이용하여 연결된다. 결합선로 사이의 전자계 결합의 해석에는 Green 함수를 이용하는 기 존의 방법보다 계산시간이 적게 소요되는 새로운 방법이 이용되었다 상기의 세가지 구조에 대한 수치해석 결 과는 SuperCompact의 결과와 잘 일치하며, 이는 상기의 방법이 복잡한 단일 및 결합선로 불연속구조의 해석에 유용하게 사용될 수 있음을 보여준다

• 한국전자파학회논문지
• /
• 제12권2호
• /
• pp.165-175
• /
• 2001

본 논문에서는 집중정수형 아이솔레이터의 특성분석을 위하여 페라이트 포화자계, 외부 DC자계, 스트립선로 규격등을 고려한 산란행렬을 이용하여 프로그램을 작성하여 정량적으로 분석하였으며, 이동통신 단말기에 사용할 수 있는 소형 아이솔레이터를 설계하고, 설계된 최적 피라미터를 이용하여 셀룰라 단말기용 소형 아이솔레이터를 제작하고 실험하였다. 수치해석 결과 외부, R, C 스트립선로 길이와 폭, 페라이트 두께, 포화자화에 의해서 임피던스와 산란계수와 위상특성이 민감하게 변화함을 확인하였다. 최적화된 프로그램을 이용하여 셀룰라, PCS 단말기용 소형 아이솔레이터의 규격을 제시하였으며, 셀룰라 단말기용 아이솔레이터를 제작 실험하여 삽입손실 0.7 dB 이하, 반사손실 20 dB 이상, 격리도 20dB에서 밴드폭이 44MHz로 측정되여, 기존의 제품에 비하여 우수한 특성을 가지고 있음을 확인하였다.

• 대한전자공학회논문지
• /
• 제18권4호
• /
• pp.34-42
• /
• 1981

PMOS집적기술을 이용하여 512-Bit mask programmable ROM을 설계하고 제작하였다. ROM의 내용은 제작공정에서 gate pattern으로 기억시켰으며 chip의 출력을 512(32×16)개의 점의 행렬로써 오실로스코프에 나타내어 확인하였다. 제작된 chip은 -6V와 - l2V의 범위에서 정상적으로 동작하였다 소모전력과 전달지연시간은 -6V에서 각각 3mW와 13μsec였다. -12V에서는 소모전력이 27mW로 증가하였으며 전달지연시간은 3μsec로 감소하였다. Chip의 출력은 TTL gate의 인력을 직접 구동시킬 수 있었으며 chip select에 의하여 출력을 disable 시켰을 때는 높은 임피던스 상태를 유지하였다.

• 한국전자파학회논문지
• /
• 제16권10호
• /
• pp.1036-1042
• /
• 2005

다중 전송선들로 회로를 구성할 경우 필요에 의해 중간 부분이 구부러진 형태를 갖기도 하는데, 이때의 누화는 금속으로 채워진 비아 홀 펜스를 전송선 사이에 위치시킴으로써 감소시킬 수 있다. 이러한 효과를 해석하기 위하여 비아 홀 펜스를 포함한 다중 전송선을 구간별로 나누고, 전송선 구간을 위한 회로 개념 접근법과 비아흘 구간을 위한 임피던스 모델링을 이용하고, 각 구간을 ABCD 행렬로 나타내어 직렬 연결하는 방법을 제안하였다. 마지막으로 이 방법에 의한 최종 계산 결과가 일부 저주파 대역을 제외하고 대략 3 dB 이내의 범위로 측정 결과와 일치함을 확인하였다.

• 한국전자파학회논문지
• /
• 제7권1호
• /
• pp.43-52
• /
• 1996

비가역성 쌍토로이드 페라이트 변위기를 설계, 제작하고 그 특성 실험올 하였다. 변위기의 최적 칫수를 구하기 위해 ABCD 행렬 방법을 사용하였으며, 빈 도파관 부분과 페라이트가 삽입된 부분과의 임피던스 정합을 위해 $\lambda$/4 2단 변환기를 이용하였다. 변위기를 구동시키기 위한 구동회로를 제작하 였으며, 중심주파수 9.3GHz, 동작대역폭 400MHz 에서 측정한 변위기의 삽입손실과 VSWR은 각각 1.2clB, 1.16미만으로써 만족할만한 결과를 얻었다. 또한, 페라이트의 특성이 온도변화에 종속적이기 때문에 온도보상기법을 통해 온도에 따른 변위차 변화량을 보상하였으며, 온도보상결과 $-10^{\circ}C~+60^{\circ}C$사이에 $\pm4^{\circ}$ 이내의 위상오차를 얻을 수 있었다.

• 한국전자파학회논문지
• /
• 제10권6호
• /
• pp.866-878
• /
• 1999

본 논문에서는 원형 디스크와 두 개의 환 디스크로 구성된 페라이트 공진기를 갖는 스트럽라인 서률레이 터를 설계하고 제작한다. 순환 그런함수 가법을 이용하여 각 단자의 전자계를 구하고 입력 임피던스와 산란 행렬을 유도한다. 페라이트 공진기의 각 디스크에 대한 매질 배치에 따른 서율레이션 특성, 바이어스 필드의 세기에 따른 서률레이션 특성과 포트 단자의 폭에 따른 서률레이션 특성을 비교. 분석한다. 설계된 제원을 사용하여 제작한 서률레이터의 통과대역 주파수는 1.55 GHz에서 2.95 G Hz까지이고 입력 단의 반사계수 $S_{11}$ 은 공진접 2.38 GHz에서 30 dB, 아이솔레이션 단에서 입력 단으로의 전송계수 $S_{21}$은 - 28 dB로 나타났다

• 한국전산구조공학회:학술대회논문집
• /
• 한국전산구조공학회 2011년도 정기 학술대회
• /
• pp.693-696
• /
• 2011

본 논문에서는 레벨셋 방법을 이용하여, 소음을 차단하기 위한 음향 구조물의 형상 최적 설계를 수행하였다. 음향 결정 구조에서는 음향이 흩어져 있는 결정 구조에 의해서 굴절되기 때문에 결정 모양을 조정함으로써, 음향 거동을 제어 할 수 있다. 형상 최적 설계의 목적은 특정한 각도와 각속도로 입사되는 입사파에 대해서 음향 투과율(acoustic transmittance)이 최소가 되도록 음향 결정의 형상(inclusion shape)을 결정하는 것이다. 음향 압력(acoustic pressure)은 주기성을 갖는 음향 결정에 대해서 헬몰츠(Helmoltz)형태의 지배 방정식을 풀어서 얻을 수 있다. 본 연구에서는 음향 구조물로 결정이 수평 방향으로는 주기적으로 무한히 분포하고 수직방향으로는 유한한 층간 구조를 가지고 있는 소음 방어벽 (Noise barrier)을 고려한다. 결정의 위치는 고정되어 있고, 결정의 형상을 설계 변수로서 음파의 거동을 제어할 수 있도록 하였다. 주기적 구조물을 고려하기 때문에 결정의 좌와 우에 Bloch 이론을 적용해 주기적 경계조건을 부과하였고, 소음 방어벽 위와 아래에는 임피던스 행렬(impedance matrix)를 이용하여, 무한 균질 영역과 소음 방어벽사이의 음파 투과를 모사하였다. 복잡한 형상 변화를 표현하기 위해 임시적 경계를 이용한 레벨셋 방법을 사용하였다. 설계 민감도 해석을 통해 목적함수가 감소하는 방향으로 경계에서의 수직 벡터를 계산하고, 이를 헤밀턴-자코비(Hamilton-Jacob) 방정식에 대입하여, 최적의 형상을 나타내는 레벨셋 함수를 구하였다.

• 한국정보통신학회논문지
• /
• 제11권10호
• /
• pp.1910-1915
• /
• 2007

본 논문에서는 NQS(non-quasi-static)효과를 고려한 FD(fully depleted)-SOI(silicon-on-insulator) MOSFETs의 고주파 소신호 모델링을 위한 등가회로 변수들을 간단하고 정확히 추출하는 방법을 제시하였다. 제시된 추출방법은 임피던스와 어드미턴스 행렬계산으로 S-파라미터의 측정 결과로부터 MOSFET의 외부 기생용량과 기생저항을 제거하여 물리적인 특성을 바탕으로 한 MOSFET의 내부등가회로변수가 간단히 추출되어진다. 제시된 방법으로 등가 회로를 구한 후 Y-파라미터를 계산하여 측정치와 비교한 결과 500MHz부터 200Hz까지 잘 일치함을 확인하였다.

• 한국전자파학회논문지
• /
• 제19권11호
• /
• pp.1223-1232
• /
• 2008

본 논문에서는 비공진형 협벽 도파관 슬롯 배열 설계를 위해 필요한 기준이 되는 단위 슬롯 어드미턴스를 해석적으로 추출하는 방법을 제시하였다. 충분한 개수의 동일 기울임 각을 가지는 교번 슬롯 구조에 대해, 도파관 협벽의 단위 슬롯과 단위 슬롯 양쪽에 이웃한 전송선 부분을 균일한 손실 전송선으로 근사하고, 이로부터 손쉽게 전체의 ABCD 행렬을 계산하여 전체의 시뮬레이션 또는 측정값과 비교함으로써, 손실 전송선의 복소 특성 임피던스와 복소 전파 상수를 구하고 해석 적으로 정규화 된 슬롯 어드미턴스를 추출하였다. 제안한 방법의 타당성을 입증하기 위해, 대역 협벽 도파관 슬롯 배열 설계용으로 제작된 기준 슬롯 도파관 샘플의 정규화 된 슬롯 어드미턴스를 구하고 기존의 방법으로 얻은 값과 비교하여 잘 일치함을 보였다.