• Title/Summary/Keyword: 인텔

Search Result 134, Processing Time 0.046 seconds

ARM to x86 Binary Translation Techniques (ARM to x86 바이너리 변환 기술)

  • Choi, Min;Lee, Wonjae;Bae, Sungjoon;Lee, Hyunwoo
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2012.11a
    • /
    • pp.455-458
    • /
    • 2012
  • 최근 각종 스마트 디바이스의 활용이 급속히 활용이 늘어나고 있다. 본 연구는 ARM to x86 바이너리 변환(Binary Translation) 기술을 통해 인텔의 x86 기반 ATOM 모바일 프로세서에서 ARM target 으로 컴파일된 NDK 활용 안드로이드 애플리케이션을 실행하는 것을 목표로 한다. 본 논문에서는 ARM to x86 관련 바이너리 변환 기존 연구를 분석한 후, 실제적인 ARM to x86 바이너리 변환 플랫폼을 통해 바이너리 변환 사례를 소개한다.

A Study on Properties & Structure of Tizen Web Application (타이젠 웹어플리케이션의 특징과 구성에 대한 연구)

  • Yi, Hyosang;Jo, Geumsan;Choo, Hyunseung
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2012.11a
    • /
    • pp.145-147
    • /
    • 2012
  • 타이젠(Tizen)은 Linux 오픈 소스와 그리고 웹기반의 모바일 운영체제이다. 삼성전자와 인텔, 리눅스 재단(Linux Foundation)이 주도하고 여러 협회사들이 참가하여 개발이 진행 되었다. Tizen은 태블릿컴퓨터, 넷북, 스마트폰, 스마트 TV, 차량용 인포테인먼트 시스템(In-Vehicle Infortainment)등에 사용할 수 있도록 설계 되었다. Tizen 이 Linux 와 오픈 소스에 기반을 두고 있다는 점은 안드로이드(Android)와 유사하다. 하지만 Tizen 의 응용프로그램 개발을 위한 소프트웨어 프레임워크는 주로 W3C(World Wide Web Consortium)의 웹표준과 WAC(Wholesale Application Community)의 웹기술에 기반을 두고 있으며 그 밖에도 Tizen 고유의 기술도 사용하고 있다. 본 논문에서는 Tizen 의 응용프로그램인 Tizen 웹어플리케이션의 특징과 구성에 대해서 살펴 본다. 마지막으로 안드로이드 응용프로그램과 비교하여 장단점을 조명해 본다.

WLAN Power Control based on Reconfigurable Prefetch Buffer for Low-Power Mobile IP Storage (저전력 모바일 IP 스토리지를 위한 재구성 가능 선반입 버퍼 기반 WLAN 전력제어)

  • Nam, Young Jin;Choi, Minseok;Choi, Jae Hyun
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2009.04a
    • /
    • pp.655-658
    • /
    • 2009
  • 본 논문에서는 저전력 모바일 IP 스토리지를 위한 재구성 가능 선반입 버퍼 기반의 WLAN 전력제어 기법을 제안한다. 제안된 기법은 주어진 모바일 IP 스토리지에 있는 멀티미디어 컨텐츠의 품질에 따라 선반입 버퍼의 크기를 자동적으로 결정하고 멀티미디어 컨텐츠가 실행되는 동안 On-Off 동작을 기반으로 WLAN 전력을 동적으로 제어한다. 제안된 기법을 PXA270 기반 모바일 단말, 임베디드 리눅스 2.6.11, 인텔 iSCSI 참조 코드, 그리고 Cisco Aironet 350 PCMCIA WLAN 카드를 사용하여 구현하고 성능을 평가한 결과 모바일 단말의 소모전력이 1.5배 이상 개선됨을 확인하였다.

An Efficient Intel Assembler Tool Design (효율적인 인텔 어셈블러 도구 설계)

  • Jung, Seungil;Ryou, Jae-Cheol
    • Proceedings of the Korean Society of Computer Information Conference
    • /
    • 2020.07a
    • /
    • pp.119-122
    • /
    • 2020
  • 소스 코드가 없는 악성코드를 분석하거나 소프트웨어 취약점 분석을 위해 바이너리 분석이 요구된다. 바이너리 분석을 위한 도구 중 어셈블러는 사용자의 입력 없이 컴파일러 내부에서 수행되기 때문에 사용자 관점의 연구는 많지 않다. 그러나 바이너리 분석 과정 중 역어셈블과 중간언어(Intermediate Representation)의 정확성을 검증하기 위해 사용자가 어셈블리어를 입력하여 결과를 확인할 수 있는 어셈블러가 요구된다. 본 논문에서는 어셈블리어를 바이너리 코드로 변환하는 어셈블러 도구를 함수형 언어인 F#으로 구현하여 어셈블리 과정을 효율적으로 설계한 어셈블러 도구를 제안한다. F#의 강력한 패턴 매칭 기능을 사용하여 수백개의 명령어를 일괄적이고 직관적으로 처리하는 과정을 설계하고 구현하였다.

  • PDF

Development of hipSYCL Runtime Backend Using HSA Runtime API (HSA 런타임 API를 이용한 hipSYCL 런타임 백엔드 개발)

  • Myung, Hunjoo;Gu, Gibeom
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2022.11a
    • /
    • pp.60-62
    • /
    • 2022
  • SYCL은 OpenCL 디바이스를 위해 추상화한 C++ 프로그래밍 모델이다. OpenCL에 비해 SYCL은 높은 생산성 등 C++이 가지고 있는 강점을 보유하며, 인텔이 이기종 컴퓨팅을 위한 개발 언어로 SYCL 기반의 DPC++을 출시함에 따라 많은 주목을 받고 있다. 우리는 여러 SYCL 구현물들 중에서 NVIDIA, AMD 등 다양한 GPU를 지원하고, 코드의 수정 및 추가가 용이한 hipSYCL를 채택하여 여러 연구를 진행하고 있다. 본 논문에서는 hipSYCL 구조 내에 AMD GPU를 위한 HIP 백엔드 플러그인을 대체할 수 있는 새로운 백엔드 플러그인을 제안한다. 이 플러그인은 HSA 런타임 API를 사용하여 기존의 플러그인보다 계층 구조를 줄이고 경량화하였다.

A Performance Analysis of HPC Task According to Cgroup Policies of Singularity Container in Heterogeneous Cores Environment (Heterogeneous 코어 환경에서 Singularity 컨테이너의 Cgroup 정책에 따른 HPC 작업의 성능 분석)

  • Myeong-Jun Kim;Chung-Geon Song;Kwang-Sik Chung;Heon-Chang Yu
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2023.11a
    • /
    • pp.81-84
    • /
    • 2023
  • 최근의 인텔의 새로운 CPU 아키텍처의 도입으로 Singularity 컨테이너 내에서 cgroup 설정으로 인해 특정 작업의 성능에 영향을 초래할 수 있다. 특히 Singularity 컨테이너에서 HPC(고성능 컴퓨팅) 작업은 cgroup 정책에 의해 작업 효율이 달라질 수 있고 아직 새로운 CPU 환경에서의 HPC 작업에 대한 연구가 충분치 않다. 따라서, 본 논문은 Singularity 컨테이너 생성 시 새로운 CPU 아키텍처에 설계된 CPU 코어 유형별 cgroup 지정이 HPC 응용을 포함하여 다양한 유형의 작업 성능에 미치는 영향을 비교 분석하였고, 이를 통해 HPC 사용자에게 가이드라인을 제공하는 것이 목적이다.

A class-based rate limiting method applicable to the network processor (네트워크 프로세서에 적용 가능한 클래스 별 레이트 제한 기법)

  • Noh, Jin-Taek;Lee, Jin-Sun;Choi, Kyung-Hee;Jung, Gi-Hyun;Yim, Kang-Bin
    • The KIPS Transactions:PartC
    • /
    • v.12C no.5 s.101
    • /
    • pp.725-732
    • /
    • 2005
  • This paper proposes an implementation methodology of the rate limiting method and the class-based bandwidth management for the gigabit-powered network processor, which are used on general purpose or ASIC systems in order to efficiently manage network bandwidth. Implementation and experiments are done on Intel's IXP1200 network processor. The result shows the accuracy of limited bandwidth and settling time of the estimator against the dynamic traffic rate. Through the results, this paper proves the proposed method and implementation properly work as expected.

Frame Partition based Parallelization of H.264/AVC decoder (프레임 분할 기반 병렬화 H.264/AVC 디코더)

  • Kim, Won-Jin;Park, Joo-Yul;Chung, Ki-Seok
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 2010.07a
    • /
    • pp.252-255
    • /
    • 2010
  • 고해상도의 동영상 서비스가 보편화 되면서 동영상을 빠르게 처리를 위한 연구가 활발히 이루어 지고 있다. 그리고 멀티코어 프로세서의 사용이 증가 하고 멀티코어 시스템에서 H.264/AVC 디코더를 구현하기 위하여 다양한 병렬화 방법이 제안되고 있다. 하지만 H.264/AVC디코더의 병렬화를 진행하는 과정에서 각 스레드에서 처리하는 데이터의 처리시간 차이로 인하여 스레드의 동기를 확인 해야 한다. 이로 인하여 병렬화를 통한 성능 향상의 걸림돌이 된다. 우리는 이러한 병렬화 과정에서 발생하는 문제점을 고려하여 효과적으로 H.264/AVC 디코더를 병렬화 하는 방법에 대하여 연구하였다. 우리가 제안하는 Frame Partition based Parallelization (FPP) 방법은 프레임을 매크로 블록 묶음으로 나누어 병렬화 한다. 그리고 병렬화 과정에서 스레드를 처리하는 방법을 개선하여 성능을 향상 시켰다. 본 논문에서는 FFmpeg H.264/AVC 디코더를 이용하여 실험 하였고 인텔 쿼드 코어 기반의 멀티코어 시스템에서 멀티 스레드로 구현하였다. 우리는 FPP 방법을 적용하여 병렬화 방법 적용 전 H.264/AVC 디코더와 비교하여 최대 53%의 성능 향상을 보였다.

  • PDF

Speed Control of SRM by Pl Controller with Fuzzy Logic Modifier (Fuzzy Logic Modifier를 가진 Pl 제어기에 의한 스위치드 리럭턴스 전동기의 속도제어)

  • Kim, Bo-Hyung;Kim, Jae-Mun;Won, Chung-Yuen
    • Journal of IKEEE
    • /
    • v.2 no.2 s.3
    • /
    • pp.299-308
    • /
    • 1998
  • In this paper, reliable switched reluctance motor(SRM) drive system and 4-rule based fuzzy logic modifier(FLM) of the conventional PI controller are presented. The i80C196KC, low-cost one-chip microcontroller is used for designing SRM drive controller which include the speed controller and the starting sequence. The fuzzy logic modifier which exhibits a stabilizing effects on the closed-loop system, has good robustness regarding the improperly tuned PI controller. The simulation and experimental results are performed to verify the capability of proposed control method on 6/4 salient type SRM.

  • PDF

A posture correction of the biped robot using the accelerometer (가속도 센서를 이용한 이족 로봇의 자세보정)

  • Lee, Sung-Ui;Seo, Jae-Kwan;Oh, Sung-Nam;Kim, Kab-Il
    • Proceedings of the KIEE Conference
    • /
    • 2002.07d
    • /
    • pp.2546-2549
    • /
    • 2002
  • 이족 로봇(A biped robot)의 안정된 보행과 움직임을 구현하기 위해서는 정밀 센서의 접목이 필수 사항이다. 센서의 정보를 종합한 다음 보행 및 움직임에 적용함으로써 로봇은 향상된 독립성과 자율성을 가지게 되고 그로 인해 지능형 로봇에 한층 더 접근할 수 있게된다. 본 논문에서는 이족로봇의 안정된 보행을 위해 기본이 되는 자세 기울어짐을 측정할 수 있는 가속도 센서를 이용한 이족로봇의 제어 방법을 다루고자 한다. 본 논문의 로봇은 소형 R/C servo motor를 사용하여 설계, 제작 하였으며, 하드웨어 시스템은 메인 CPU로 인텔사의 80C296SA50을 사용, 가속도 측정센서로는 Analog Device 사의 Accelerometer ADXL210를 사용하였다. 이와 같이 가속도 센서를 사용한 시스템은 로봇의 자세를 측정, 판단을 가능케 하여 실시간으로 로봇의 자세를 안정되게 보정 할 수 있어 외부의 변화되는 힘에 자율적으로 대처할 수 있다. 이 때문에 더욱 안정된 지능형 이족로봇을 구현할 수 있다.

  • PDF