• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2012년도 춘계학술발표회 논문집
• /
• pp.38-56
• /
• 2012

현재 사용되고 있는 다양한 Surface Finish들 중 대표적인 것들을 골라 Galvanic Reaction에 의해 어떤 품질 및 신뢰성 문제가 산업현장에서 발생되고 있는지 살펴보고 그리고 개선의 방법으로는 어떤 것들이 있는지 검토해 보았다.

• 한국지능시스템학회논문지
• /
• 제13권4호
• /
• pp.480-485
• /
• 2003

인쇄회로기판을 조립하는 SMT (surface mount technology) 라인의 AOI (automatic optical inspection) 형 검사기를 대상으로, 검사시간 단축을 위한 경로계획 방법을 제안한다. 기판에 존재하는 검사 윈도우들은 카메라의 FOV (field-of-view) 크기를 고려하여 클러스터링 되어야 하며, 전체 검사시간의 단축을 위하여 클러스터의 수를 최소화하는 것이 바람직하다. 주어진 기판에 대한 클러스터의 수를 최소화하기 위한 유전자 알고리즘을 새로이 제안하며, 이를 사용한 효과적 경로계획 방법을 제시한다. 상용 검사기를 대강으로 시뮬레이션을 수행하며, 비교 평가를 통하여 제안된 방법의 유용성을 검증한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2011년도 제42회 하계학술대회
• /
• pp.1326-1327
• /
• 2011

결정질 태양전지 제작 시 실리콘 기판 표면의 전극형성은 주로 스크린 프린트를 이용하여 형성되고 있다. 이는 squeeze 와 실리콘 기판과의 직접 접촉으로 인하여 기판의 파손이 야기 될 수 있으며, 보다 미세한 전극 형성이 어려운 단점이 있다. 본 연구에서는 비접촉식 잉크젯 프린팅을 이용한 태양전지의 전극형성에 관하여 기술하였으며, 고효율 태양전지를 제작하기 위해 레이저를 이용한 grooving 형성과 전극의 패턴에 따른 반사방지막층 제거를 통하여 Buried contact cell 제작을 연구하였다. 이를 통해 전극의 선 폭을 $45{\mu}m$로 구현하였으며, 나노 크기의 입자 형태를 띤 Ag 잉크를 이용하여 인쇄하였다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2003년도 기술심포지움 논문집
• /
• pp.177-180
• /
• 2003

초 박형 실리콘 칩을 이용하여 실리콘 칩들을 포함한 모듈 전체가 굽힘이 자유로운 유연 패키징 기술을 구현하였으며 bending test와 FEA를 통해 초 박형 실리콘 칩의 기계적 특성을 살펴보았다. 초 박형 실리콘칩$(t<30{\mu}m)$은 표면손상의 가능성을 배제하기 위해 화학적 thinning 방법을 이용하여 제작되었으며 열압착 방식에 의해 $Kapton^{(R)}$에 바로 실장 되었다. 실리콘칩과 $Kapton^{(R)}$ 기판간의 단차가 적기 때문에 전기도금 방식으로 전기적 결선을 이룰 수 있었다. 이러한 방식의 패키징은 이러한 공정은 flip chip 공정에 비해 공정 간단하고 wire 본딩과 달리 표면 단차 적다. 따라서 연성회로 기관을 비롯한 인쇄회로기판의 표면뿐만 아니라 기판 자체에 삽임이 가능하여 패키징 밀도 증가를 기대할 수 있으며 실질적인 실장 가능면적을 극대화 할 수 있다.

• 자원리싸이클링
• /
• 제28권6호
• /
• pp.87-95
• /
• 2019

본 연구에서는 인쇄회로기판(PCB) 제조 공정 중 발생한 슬러지 내 구리를 회수하기 위한 건식야금 공정 변수에 대해 조사하였다. 에칭 및 도금 공정에서 발생한 슬러지는 전처리 공정을 통해 수분과 유기물을 제거하였다. 열역학 상평형 계산을 통해 평형상과 슬래그 시스템을 선정하였으며, 유가금속 회수율에 미치는 건식야금 공정 변수에 대하여 조사하였다.

• 한국전자파학회논문지
• /
• 제7권5호
• /
• pp.430-439
• /
• 1996

인쇄회로기판(PCB) 설계시 회로 동작 상 혼신(crosstalk)의 영향도를 예측하는 것이 중요하다. 본 논문에서는 평행 또는 교차선로 간의 혼선을 FDTD 방볍에 의해 다루었다. 이 모델들은 PCB 선로의 대표적인 형태이며 그 혼선은 전자파 장해(EMI)의 주요 요인이 된다. 혼선의 영향도를 평행선로와 교차선로의 선로 간 간격 및 길이 변화에 따라 계산하였다. 시간 및 주파수 영역에서의 결과가 논의되고 MDS(microwave design system) 및 HFSS(high frequency structure simulator)를 사용한 주파수 영역 결과와 비교된다. 그로부터 FDTD 방볍이 해석 모델에 있어 적용범위가 넓고 계산 시간을 줄일 수 있음을 보인다.

• 한국압력기기공학회 논문집
• /
• 제14권1호
• /
• pp.24-31
• /
• 2018

The mechanical design procedure is studied for the PCHE(printed circuit heat exchanger) with electrochemical etched flow channels. The effective heat transfer plates of PCHE are assembled by diffusion bonding to make a module. PCHE is widely used for industrial applications due to its compactness, cost efficiency, and serviceability at high pressure and/or temperature conditions. The limitations and technical barriers of PCHE are investigated for application to nuclear components. Rules for design and fabrication of PCHE are specified in ASME Section VIII but not in ASME Section III of nuclear components. Therefore, the calculation procedure of key dimensions of PCHE is defined based on ASME section VIII. The effective heat transfer region of PCHE is defined by several key dimensions such as the flow channel radius, edge width, wall thickness, and ridge width. The mechanical design procedure of key dimensions was incorporated into a program for easy use in the PCHE design. The effect of assumptions used in the key dimension calculation on stress values is numerically investigated. A comparative analysis is done by comparing finite element analysis results for the semi-circular flow channels with the formula based sizing calculation assuming rectangular cross sections.

• 한국압력기기공학회 논문집
• /
• 제14권1호
• /
• pp.8-14
• /
• 2018

Printed circuit heat exchangers (PCHEs) are widely used with an increasing demand for industrial applications. PCHEs are capable of operating at high temperatures and pressure. We consider a PCHE as a candidate intermediate heat exchanger type for a high temperature gas-cooled reactor (HTGR). For conventional application using stainless steels, design and manufacturing of PCHEs are well established. For applications to HTGR, knowledge of longitudinal conduction and deformation of channel is required to estimate design margin. This paper analyzes the effects of longitudinal conduction and deformation of channel on thermal performance using a code internally developed for design and analysis of PCHEs. The code has a capability of two dimensional simulations. Longitudinal conduction is estimated using the code. In HTGR operating condition, about ten percent of design margin is required to compensate thermal performance. The cross-sectional images of PCHE channels are obtained using an optical microscope. The images are processed with computer image process technique. We quantify the deformation of channel with dimensional parameters. It is found that the deformation has negative effect on structural integrity. The deformation enhances thermal performance when the shape of channel is straight in laminar flow regime. It reduces thermal performance in cases of a zigzag channel and turbulent flow regime.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.472.2-472.2
• /
• 2014

현재 결정질 실리콘 태양전지의 전 후면 전극의 형성은 스크린 프린팅 방법이 주를 이루고 있다. 스크린 프린팅 방법은 쉽고 빠르게 인쇄가 가능한 반면 단가가 높고 금속 페이스트에 첨가된 여러 혼합물에 의해서 전극과 기판 사이의 저항이 크다는 단점이 있다. 본 논문에서는 도금을 이용하여 태양전지의 전극을 형성한 후 태양전지의 전기적 특성을 비교하였다. 또한 단일반사방지막($SiN_x$) 증착 후 도금을 이용한 전극 형성 시 반사방지막의 pin-hole에 의해 전극 이외의 표면에 도금이 되는 ghost plating 현상이 발생하게 되는데, 이를 방지하기 위해 thermal oxidation을 이용하여 SiO2/SiNx 이중반사 방지막을 증착함으로써 ghost plating을 최소화 시켰다. Ni을 이용하여 전극과 기판 사이의 저항을 낮추었으며, 주요 전극은 Cu 도금을 사용함으로써 단가를 낮추었으며 마지막으로 Cu전극의 산화를 방지하기 위해 Ag을 이용하여 얇게 도금하였다. 실험에 사용된 Si 웨이퍼 특성은 p-형, $156{\times}156mm2$, $200{\mu}m$, $0.5{\sim}3.0{\Omega}{\cdot}cm$ 이다. 웨이퍼는 표면조직화, p-n접합 형성, 반사방지막 코팅을 하였으며 스크린 프린팅 방법을 이용해 후면 전극을 인쇄하고 열처리 과정을 통해 전극을 형성하였다. 이 후 전면에 레이저를 이용해 전극 패턴을 형성한 후 도금을 실행하여 태양전지를 완성하였다. 완성된 태양전지는 솔라 시뮬레이터, QE 및 TLM패턴을 이용하여 전기적 특성을 분석하였으며, SEM과 linescan, 광학현미경 등을 이용하여 전극을 분석하였다.

• 한국정밀공학회지
• /
• 제27권2호
• /
• pp.20-24
• /
• 2010

High speed cutting processes of rigid flexible printed circuit board by making use of high power UV laser with nano-second pulse width have been proposed and investigated experimentally. Also robust laser cutting system has been designed and developed in order to obtain a good cutting quality of rigid and flexible PCB with multi-layers (2-6 layers). Power controller module developed for ourselves is adapted to control the laser output power in the range less than 1%. The systems show the good performance of cutting speed, cutting width and cutting accuracy, respectively. Especially we have confirmed that the short circuit problem due to the carbonized contamination occurred in cross section of multi-layers by thermal effect of high power laser has been improved largely by using multi-pass cutting process with low power and high speed.