• Title/Summary/Keyword: 이퓨즈

Search Result 52, Processing Time 0.025 seconds

Numerical Study on the Strength Safety of a Fuse Cock Valve (퓨즈콕 밸브의 강도안전성에 관한 수치적 연구)

  • Kim, Chung Kyun
    • Journal of the Korean Institute of Gas
    • /
    • v.19 no.5
    • /
    • pp.1-6
    • /
    • 2015
  • In this paper, the strength safety of a fuse cock main body has been analyzed by the finite element method. The stress and displacement behaviour characteristics have been investigated for thickness variations at the region of (T) between a ball valve and a fuse cock safety connector. The FEM analyzed results recommend that the optimized thickness at the region of (T) is from 1.55mm to 1.6mm for the supplied gas pressure of 1.5~3.5MPa. This is considered for the optimized strength safety and light weight of a fuse cock main body.

High-Voltage Pulse Generation by Using Flux Compression Generator and Fuse Opening Switch (자속압축발전기와 퓨즈개방스위치를 이용한 고전압펄스 발생)

  • Kuk, Jeong-Hyeon;Kim, Jin-Gi;Lee, Eun-Soo
    • Proceedings of the KIEE Conference
    • /
    • 2006.07c
    • /
    • pp.1463-1464
    • /
    • 2006
  • 이 논문에서는 코일의 구조가 변압기형태인 나선형 자속압축 발전기, 켄칭매질인 $SiO_2$ 분말과 동선으로 제작한 퓨즈개방스위치, 두 개의 전극으로 간단하게 만든 스파크 갭 스위치 그리고 수저항 모의부하로 이루어진 대전류 고전압 펄스발생 시스템을 제작하고 출력특성을 분석하였다. 실험결과, 축전기로부터 공급한 364J의 초기에너지를 나선형 자속압축발전기로 증폭을 하고 최대 출력전류에서 퓨즈개방스위치가 동작하여 $120{\Omega}$의 수저항에 펄스상승시간이 56ns이고, 펄스폭이 $0.1{\mu}s$인 180kV의 고전압펄스를 인가하였다.

  • PDF

A Study on the melting Characteristics of Fuse Element by Repeating Overcurrent (반복과전류에 의한 퓨즈 엘리먼트의 용단특성에 관한 연구)

  • Kim, Youn-Hyun
    • Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
    • /
    • v.24 no.2
    • /
    • pp.120-126
    • /
    • 2010
  • This paper propose analysis and examination of the melting characteristic of fuse elements by repeating overcurrent as a depletion factor of high pressure current limiting fuse through test following existence and nonexistence of extinction material and various configuration of elements. To examine deterioration progress rate by repeating overcurrent we analyzed heat for various element notching configuration, designed plate type, ring type element and estimated the relationship with life span by analyzing breaking characteristic through repeating overcurrent test with adjusting load factor at Silicon Dioxide(SiO2) filled state or in air. A Crack by repeat stress, decrease of section and transformation by friction with extinction material by repeating overcurrent causes a problem which shortens life span based on fuse repeating frequency. Since the contents of this paper might be useful to research the correlation between friction of materials and repeating life span based on load factor of repeating current, the quality of product would be improved through solution of the problem.

WS시리즈 누설전류표시부 차단기

  • KOREA ELECTRIC ASSOCIATION KOREA ELECTRIC ASSOCIATION
    • JOURNAL OF ELECTRICAL WORLD
    • /
    • s.307
    • /
    • pp.68-73
    • /
    • 2002
  • 감전보호$\cdot$누전화재보호로서 누전차단기가 일반적으로 사용되고 있는데 이 누전차단기가 누전으로 트립되었을 경우 (1) 누전트립이 재현되지 않는다. (2) 누설전류치가 고조파의 영향 때문에 측정이 곤란하다는 등의 이유로 원인조사가 어려운 경우가 많다. 그래서 누전차단기의 동작원인조사를 지원하는 기기로서 WS시리즈의 노퓨즈차단기 및 누전차단기에 각종 누설전류치의 액정표시유닛을 탑재한 $''$누설전류표시부 노퓨즈차단기$\cdot$누전차단기$''$를 제품화하였다. 이에 의하여 전로에 영상변류기(ZCT)와 계측기 등을 설치하지 않고 전로의 절연열화상태나 누전사고 상황을 간단하게 파악할 수가 있다. 또 액정표시유닛의 제어전원은 차단기 내부에 포함하고 있기 때문에 특별배선작업은 불필요하다. 이 제어전원은 차단기가 오프상태 또는 트립상태에서는 끊어지나 내부에 전기이중충 콘덴서를 내장하고 있기 때문에 각종 누설전류 정보를 표시할 수가 있다(정전보상시간 100시간). 주요특징은 다음과 같다. (1)각종 누설전류의 계측과 표시(현재치, 최대치, 이동평균치, 이동평균의 최대치, 각 최대치의 발생경과시간) (2) 누전경보의 설정 감도를 세분화하여 설정가능 또한 접점경보출력 표준탑재 (3) 누전트립 발생시의 누전사고전류치 및 누전사고 발생으로부터의 경과시간 표시(누전차단기만) (4) 미쓰비시전기 누전차단기의 액티브필터와 같은 특성의 필터를 내장하고 있으며 누전차단기의 동작특성에 맞는 누설전류치 표시가능 (5) 누전경보만으로 누전트립 동작을 하지 않는 누설전류표시부 노퓨즈차단기 라인업

  • PDF

Design of a redundancy control circuit for 1T-SRAM repair using electrical fuse programming (전기적 퓨즈 프로그래밍을 이용한 1T-SRAM 리페어용 리던던시 제어 회로 설계)

  • Lee, Jae-Hyung;Jeon, Hwang-Gon;Kim, Kwang-Il;Kim, Ki-Jong;Yu, Yi-Ning;Ha, Pan-Bong;Kim, Young-Hee
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.14 no.8
    • /
    • pp.1877-1886
    • /
    • 2010
  • In this paper, we design a redundancy control circuit for 1T-SRAM repair using electrical fuse programming. We propose a dual port eFuse cell to provide high program power to the eFuse and to reduce the read current of the cell by using an external program supply voltage when the supply power is low. The proposed dual port eFuse cell is designed to store its programmed datum into a D-latch automatically in the power-on read mode. The layout area of an address comparison circuit which compares a memory repair address with a memory access address is reduced approximately 19% by using dynamic pseudo NMOS logic instead of CMOS logic. Also, the layout size of the designed redundancy control circuit for 1T-SRAM repair using electrical fuse programming with Dongbu HiTek's $0.11{\mu}m$ mixed signal process is $249.02 {\times}225.04{\mu}m^{2}$.

전기보안담당자를 위한 자가용 전기설비 사고사례

  • 대한전기협회
    • JOURNAL OF ELECTRICAL WORLD
    • /
    • no.6 s.138
    • /
    • pp.89-92
    • /
    • 1988
  • 변압기 1차측에는 과부화 보호를 위한 고압 컷 아웃이 사용되고 여기에 텐션형 퓨즈가 장착되어 있다. 고압 컷 아웃은 전류개폐능력 관계로 300kVA 이하인 변압기에 사용된다. 변압기 운전중은 고압 컷 아웃의 내부점검을 할 수 없기 때문에 통상은 눈으로 외시점검을 하는 것이 일반적이다. 고압 컷 아웃의 사고로는 퓨즈 용단, 애자부의 균열, 오손 등으로 인한 지락이나 접촉 칼날부의 접촉 불량, 본체의 파손 등이 있다. 이러한 사고를 사전에 발견하기는 곤란한 경우가 많은 것 같다. 이러한 사고를 사전에 발견하기는 곤란한 경우가 많은 것 같다. 다음은 고압 컷 아웃이 파손해서 정전된 사례이다.

  • PDF

Design of Low-Area 1-kb PMOS Antifuse-Type OTP IP (저면적 1-kb PMOS Antifuse-Type OTP IP 설계)

  • Lee, Cheon-Hyo;Jang, Ji-Hye;Kang, Min-Cheol;Lee, Byung-June;Ha, Pan-Bong;Kim, Young-Hee
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.13 no.9
    • /
    • pp.1858-1864
    • /
    • 2009
  • In this paper, we design a non-volatile memory IP, 1-kb one-time programmable (OTP) memory, used for power management ICs. Since a conventional OTP cell uses an isolated NMOS transistor as an antifuse, there is an advantage of it big cell size with the BCD process. We use, therefore, a PMOS transistor as an antifuse in lieu of the isolated NMOS transistor and minimize the cell size by optimizing the size of a OTP cell transistor. And we add an ESD protection circuit to the OTP core circuit to prevent an arbitrary cell from being programmed by a high voltage between the terminals of the PMOS antifuse when the ESD test is done. Furthermore, we propose a method of turning on a PMOS pull-up transistor of high impedance to eliminate a gate coupling noise in reading a non-programmed cell. The layout size of the designed 1-kb PMOS-type antifuse OTP IP with Dongbu's $0.18{\mu}m$ BCD is $129.93{\times}452.26{\mu}m^2$.

PUF Logic Employing Dual Anti-fuse OTP Memory for High Reliability (신뢰성 향상을 위한 듀얼 안티퓨즈 OTP 메모리 채택 D-PUF 회로)

  • Kim, Seung Youl;Lee, Je Hoon
    • Convergence Security Journal
    • /
    • v.15 no.3_1
    • /
    • pp.99-105
    • /
    • 2015
  • A typical SRAM-based PUF is used in random number generation and key exchange process. The generated out puts should be preserved, but the values are changed owing to the external environment. This paper presents a new D-PUF logic employing a dual anti-fuse OTP memory to the SRAM-based PUF. The proposed PUF can enhance the reliability of the logic since it can preserve the output values. First, we construct the OTP memory using an anti-fuse. After power up, a SRAM generates the random values owing to the mismatch of cross coupled inverter pair. The generated random values are programed in the proposed anti-fuse ROM. The values that were programed in the ROM at once will not be changed and returned. Thus, the outputs of the proposed D-PUF are not affected by the environment variable such as the operation voltage and temperature variation, etc. Consequently, the reliability of the proposed PUF will be enhanced owing to the proposed dual anti-fuse ROM. Therefore, the proposed D-PUF can be stably operated, in particular, without the powerful ECC in the external environment that are changed.

Design of Novel OTP Unit Bit and ROM Using Standard CMOS Gate Oxide Antifuse (표준 CMOS 게이트 산화막 안티퓨즈를 이용한 새로운 OTP 단위 비트와 ROM 설계)

  • Shin, Chang-Hee;Kwon, Oh-Kyong
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.46 no.5
    • /
    • pp.9-14
    • /
    • 2009
  • In this paper, we proposed a novel OTP unit bit of CMOS gate oxide antifuse using the standard CMOS process without additional process. The proposed OTP unit bit is composed of 3 transistors including an NMOS gate oxide antifuse and a sense amplifier of inverter type. The layout area of the proposed OTP unit bit is $22{\mu}m^2$ similar to a conventional OTP unit bit. The programming time of the proposed OTP unit bit is 3.6msec that is improved than that of the conventional OTP unit bit because it doesn't use high voltage blocking elements such as high voltage blocking switch transistor and resistor. And the OTP array with the proposed OTP unit bit doesn't need sense amplifier and bias generation circuit that are used in a conventional OTP array because sense amplifier of inverter type is included to the proposed OTP unit bit.

자가용전기설비 사고사례-<사고예>과전류단전기에 관한 것 전동기의 시동전류로 과전류진단기가 동작-

  • 대한전기협회
    • JOURNAL OF ELECTRICAL WORLD
    • /
    • no.7 s.127
    • /
    • pp.102-103
    • /
    • 1987
  • 유도전동기의 시동시에는 정격전류의 수배의 전류가 흐른다고 한다. 현재는 농형의 유도전동기로 3상200V의 50KW나 75KW의 비교적 용량이 큰 전동기가 $Y-{\Delta}$시동으로 운전되고 있다. 이 정도의 용량이 되면 시동전류도 커져서 2대가 동시시동과 같은 경우에는 고압측의 차단기가 동작하는 경우가 있다. 또한 전동기가 75KW나 되면 저압측이 퓨즈나 차단기과의 동작협조가 곤란해진다.

  • PDF