• 제목/요약/키워드: 이중게이트 MOSFET

검색결과 102건 처리시간 0.028초

비대칭 DGMOSFET의 상하단 산화막 두께비에 따른 문턱전압 및 전도중심의 변화 (Deviation of Threshold Voltage and Conduction Path for the Ratio of Top and Bottom Oxide Thickness of Asymmetric Double Gate MOSFET)

  • 정학기
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2014년도 추계학술대회
    • /
    • pp.765-768
    • /
    • 2014
  • 본 연구에서는 비대칭 이중게이트 MOSFET의 상하단 게이트 산화막 두께 비에 대한 문턱전압 및 전도중심의 변화에 대하여 분석하고자한다. 비대칭 이중게이트 MOSFET는 상하단 게이트 산화막의 두께를 다르게 제작할 수 있어 문턱전압이하 영역에서 전류를 제어할 수 있는 요소가 증가하는 장점이 있다. 상하단 게이트 산화막 두께 비에 대한 문턱전압 및 전도중심을 분석하기 위하여 포아송방정식을 이용하여 해석학적 전위분포를 구하였다. 이때 전하분포는 가우스분포함수를 이용하였다. 하단게이트 전압, 채널길이, 채널두께, 이온주입범위 및 분포편차를 파라미터로 하여 문턱전압 및 전도중심의 변화를 관찰한 결과, 문턱전압은 상하단 게이트 산화막 두께 비에 따라 큰 변화를 나타냈다. 특히 채널길이 및 채널두께의 절대값보다 비에 따라 문턱전압이 변하였으며 전도중심이 상단 게이트로 이동할 때 문턱전압은 증가하였다. 또한 분포편차보단 이온주입범위에 따라 문턱전압 및 전도중심이 크게 변화하였다.

  • PDF

이중게이트 MOSFET의 스켈링 이론에 대한 문턱전압이하 스윙분석 (Analysis of Subthreshold Swings Based on Scaling Theory for Double Gate MOSFET)

  • 정학기
    • 한국정보통신학회논문지
    • /
    • 제16권10호
    • /
    • pp.2267-2272
    • /
    • 2012
  • 본 연구에서는 이중게이트 MOSFET에서 스켈링 이론에 대한 문턱전압이하 스윙을 분석하였다. 포아송방정식의 해석학적 전위분포를 구하기 위하여 가우스 전하분포를 이용하였다. 문턱전압이하 스윙의 저하와 같은 단채널 효과를 분석하기 위하여 스켈링이론이 사용되었으며 이중게이트 MOSFET의 특성상 두 개의 게이트 효과를 포함하기 위하여 일반적인 스켈링 이론을 수정하였다. 게이트길이에 대한 스켈링인자가 일반적인 스켈링인자의 1/2일 때 문턱전압이하 스윙의 저하현상이 매우 빠르게 감소하였으며 가우스함수의 이온주입범위 및 분포편차도 문턱전압이하 스윙에 영향을 미치는 것을 알았다.

이중게이트 MOSFET에서 채널도핑농도에 따른 서브문턱스윙 분석 (Analysis of Channel Doping Concentration Dependent Subthreshold Swing for Double Gate MOSFET)

  • 한지형;정학기;이재형;정동수;이종인;권오신
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2008년도 춘계종합학술대회 A
    • /
    • pp.709-712
    • /
    • 2008
  • 본 연구에서는 이중게이트 MOSFET 제작시 가장 중요한 요소인 채널도핑농도가 전송특성에 미치는 영향을 분석하고자 한다. 이를 위하여 분석학적 전송모델을 사용하였으며 분석학적 모델을 유도하기 위하여 포아슨방정식을 이용하였다. 나노구조 이중게이트 MOSFET에서 문턱전압이하의 전류전도에 영향을 미치는 열 방사전류와 터널링전류에 대하여 분석하였으며 본 연구의 모델이 타당하다는 것을 입증하기 위하여 서브문턱스윙값과 채널도핑농도의 관계를 이차원 시뮬레이션 값과 비교하였다. 결과적으로 본 연구에서 제시한 전송특성모델이 이차원 시뮬레이션모델과 매우 잘 일치하였으며 이중게이트 MOSFET의 구조적 파라미터에 따라 전송특성을 분석하였다.

  • PDF

이중게이트 MOSFET의 대칭 및 비대칭 산화막 구조에 대한 문턱전압 분석 (Analysis of Threshold Voltage for Symmetric and Asymmetric Oxide Structure of Double Gate MOSFET)

  • 정학기
    • 한국정보통신학회논문지
    • /
    • 제18권12호
    • /
    • pp.2939-2945
    • /
    • 2014
  • 본 연구에서는 대칭 및 비대칭 산화막 구조를 가진 이중게이트(double gate; DG) MOSFET의 문턱전압 변화에 대하여 분석하였다. 상하단 동일한 산화막 두께을 갖는 대칭 DGMOSFET와 달리 비대칭 DGMOSFET는 상하단 게이트 산화막 두께를 다르게 제작할 수 있다. 그러므로 비대칭 DGMOSFET에서 상단과 하단게이트 산화막 두께의 크기 변화에 따라 대칭 DGMOSFET와 문턱전압을 비교하여 상하단 게이트 산화막 두께의 최적값에 대하여 고찰하고자 한다. 문턱전압을 구하기 위하여 포아송방정식에서 해석학적 전위분포모델을 유도하였으며 도핑분포함수는 가우스분포함수를 사용하였다. 문턱전압 모델을 이용하여 하단게이트 전압, 채널길이 및 채널두께 등에 따라 상하단게이트 산화막 두께가 문턱전압에 미치는 영향을 관찰하였다. 결과적으로 문턱전압은 상하단 게이트 산화막 두께에 따라 크게 변화하였으며 변화하는 경향은 하단게이트 전압, 채널길이 그리고 채널두께에 따라 매우 상이하게 나타나고 있다는 것을 알 수 있었다.

전도중심에 따른 비대칭 이중게이트 MOSFET의 차단전류 분석 (Analysis of Off Current for Conduction Path of Asymmetric Double Gate MOSFET)

  • 정학기;권오신
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2014년도 추계학술대회
    • /
    • pp.759-762
    • /
    • 2014
  • 비대칭 이중게이트(double gate; DG) MOSFET는 단채널 효과를 감소시킬 수 있는 새로운 구조의 트랜지스터이다. 본 연구에서는 비대칭 DGMOSFET의 전도중심에 따른 차단전류를 분석하고자 한다. 전도중심은 채널 내 캐리어의 이동이 발생하는 상단게이트에서의 평균거리로써 상하단 게이트 산화막 두께를 달리 제작할 수 있는 비대칭 DGMOSFET에서 산화막 두께에 따라 변화하는 요소이며 상단 게이트 전압에 따른 차단전류에 영향을 미치고 있다. 전도중심을 구하고 이를 이용하여 상단 게이트 전압에 따른 차단전류를 계산함으로써 전도중심이 차단전류에 미치는 영향을 산화막 두께 및 채널길이 등을 파라미터로 분석할 것이다. 차단전류를 구하기 위하여 포아송방정식으로부터 급수 형태의 해석학적 전위분포를 유도하였다. 결과적으로 전도중심의 위치에 따라 차단전류는 크게 변화하였으며 이에 따라 문턱전압 및 문턱전압이하 스윙이 변화하는 것을 알 수 있었다.

  • PDF

해석학적 전류-전압모델을 이용한 이중게이트 MOSFET의 전송특성분석 (Analysis of Transport Characteristics for Double Gate MOSFET using Analytical Current-Voltage Model)

  • 정학기
    • 한국정보통신학회논문지
    • /
    • 제10권9호
    • /
    • pp.1648-1653
    • /
    • 2006
  • 이 연구에서는 해석학적 전류-전압 모델을 이용하여 DGMOSFET(Double Gate MOSFET)의 전송특성을 분석하였다. MOSFET의 게이트길이가 100nm이하로 작아지면 산화막두께가 1.5m이하로 작아져야만하고 채널의 도핑이 매우 증가하기 때문에 소자의 문턱전압변화, 누설전류의 증가 등 다양한 문제가 발생하게 된다 이러한 문제를 조사하기 위하여 해석학적 전류-전압 모델을 이용하여 소자의 크기를 변화시키면서 전류-전압특성을 조사하였다 소자의 크기를 변화시키면서 해석학적 전류-전압 모델의 타당성을 조사하였으며 온도 변화에 대한 특성도 비교 분석하였다. 게이트 전압이 2V에서 77K의 전류-전압 특성이 실온에서 보다 우수하다는 것을 알 수 있었다.

문턱전압이하 영역에서 이중게이트 MOSFET의 스켈링 이론과 단채널효과의 관계 (Relation of Short Channel Effect and Scaling Theory for Double Gate MOSFET in Subthreshold Region)

  • 정학기
    • 한국정보통신학회논문지
    • /
    • 제16권7호
    • /
    • pp.1463-1469
    • /
    • 2012
  • 본 연구에서는 문턱전압이하 영역에서 이중게이트 MOSFET에서 스켈링 이론이 단채널효과에 미치는 영향을 관찰하였다. 기존 MOSFET의 경우 출력특성을 일정하게 유지하기 위하여 스켈링 이론을 적용하여 전류 및 스위칭 주파수를 해석하였다. 이중게이트 MOSFET에서 단채널효과에 대한 스켈링 이론의 적용 결과를 분석하기 위하여 문턱전압, 드레인유기장벽감소 및 문턱전압이하 스윙 등을 스켈링 인자에 따라 관찰하였다. 이를 위하여 이미 검증된 포아송방정식의 해석학적 전위분포를 이용하였다. 분석결과 단채널효과 중 문턱전압이 스켈링 인자에 가장 큰 영향을 받는다는 것을 관찰하였다. 특히 채널길이에 스켈링 이론을 적용할 때 가중치를 이용한 변형된 스켈링 이론을 적용함으로써 이중게이트 MOSFET에 가장 타당한 스켈링 이론에 대하여 설명하였다.

게이트 산화막 두께에 따른 이중게이트 MOSFET의 문턱전압이하 전류 변화 분석 (Analysis of Subthreshold Current Deviation for Gate Oxide Thickness of Double Gate MOSFET)

  • 정학기;정동수;이종인;권오신
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2013년도 춘계학술대회
    • /
    • pp.762-765
    • /
    • 2013
  • 본 연구에서는 이중게이트 MOSFET의 게이트 산화막 두께의 변화에 따른 문턱전압이하 전류의 변화를 분석하였다. 이를 위하여 이중게이트 MOSFET의 채널 내 전위분포를 구하기 위하여 포아송방정식을 이용하였으며 이때 전하분포함수에 대하여 가우시안 함수를 사용하였다. 전위분포는 경계조건을 이용하여 채널크기에 따른 해석학적인 함수로 구하였다. 가우시안 함수의 변수인 이온주입범위 및 분포편차 그리고 게이트 산화막 두께 등에 대하여 문턱전압이하 전류 특성의 변화를 관찰하였다. 본 연구의 전위모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으며 본 연구에서는 이 모델을 이용하여 문턱전압이하 전류 특성을 분석하였다. 분석결과, 문턱전압이하 전류는 게이트 산화막 두께 및 가우시안 분포함수의 변수 등에 크게 영향을 받는 것을 관찰할 수 있었다.

  • PDF

이중게이트 MOSFET의 문턱전압이하 전류에 대한 게이트 산화막 의존성 (Gate Oxide Dependent Subthreshold Current of Double Gate MOSFET)

  • 정학기
    • 한국정보통신학회논문지
    • /
    • 제18권2호
    • /
    • pp.425-430
    • /
    • 2014
  • 본 연구에서는 이중게이트 MOSFET의 게이트 산화막 두께 변화에 따른 문턱전압이하 전류의 변화를 분석하였다. 이중게이트 MOSFET의 채널 내 전위분포를 구하기 위하여 포아송방정식을 이용하였으며 이때 전하분포함수에 대하여 가우시안 함수를 사용하였다. 전위분포는 경계조건을 이용하여 채널크기에 따른 해석학적인 함수로 구하였다. 가우시안 함수의 변수인 이온주입범위 및 분포편차 그리고 게이트 산화막 두께 등에 대하여 문턱전압이하 전류 특성의 변화를 관찰하였다. 본 연구의 전위모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으며 본 연구에서는 이 모델을 이용하여 문턱전압이하 전류 특성을 분석하였다. 분석결과, 문턱전압이하 전류는 게이트 산화막 두께 및 가우시안 분포함수의 변수 등에 크게 영향을 받는 것을 관찰할 수 있었다.

이중게이트 구조의 Junctionless FET 의 성능 개선에 대한 연구 (Development of Gate Structure in Junctionless Double Gate Field Effect Transistors)

  • 조일환;서동선
    • 전기전자학회논문지
    • /
    • 제19권4호
    • /
    • pp.514-519
    • /
    • 2015
  • 본 논문에서는 이중 게이트 junctionless MOSFET 의 성능 최적화를 위하여 다중 게이트 형태를 적용하여 평가한다. 금속 게이트들 사이의 일함수가 서로 다르므로 다중 게이트 구조를 적용할 경우 금속게이트 길이에 따라 소스와 드레인 주변의 전위를 조절할 수 있다. 동작 전류와 누설 전류 그리고 동작 전압은 게이트 구조에 의해 조절이 가능하며 이로 인한 동작 특성 최적화가 가능하다. 본 연구에서는 반도체 소자 시뮬레이션을 통하여 junctionless MOSFET 의 최적화를 구현하고 분석하는 연구를 수행 한다.