• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2003.10a
• /
• pp.65-65
• /
• 2003

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.450-450
• /
• 2009

최근 전세계적으로 태양전지의 대량보급에 따라 실리콘 원료의 공급에 차질이 생겨 원자재 값이 상승하는 추세에 있다. 결정질 실리콘 태양전지의 제조비용중 실리콘 재료 및 웨이퍼가 차지하는 비율은 약 50~60%정도로 높기 때문에 실리콘 웨이퍼의 두께를 감소시키는 것이 비용절감을 위한 효과적인 방법으로 기대되고 있다. 그러나 실리콘 웨이퍼의 두께가 앓아질수록 제조공정중 균열이나 파손이 발생할 가능성이 높아지기 때문에 이에 따른 실리콘 웨이퍼의 기계적 물성에 대한 연구가 필수적이라 할 수 있다. 본 연구에서는 현재 상용으로 사용되고 있는 크기가 5 인치인 $200{\mu}m$ 두께의 실리콘웨이퍼 (As-saw)를 약 80여개의 시편으로 절단한 후 각각의 파단강도를 부위별로 측정하였다. 또한 표면절단결함을 제거하는 saw damage etching(SDE) 시간을 제어하여 두께가 $150{\mu}m$, $130{\mu}m$인 웨이퍼를 준비하였다. 이들 시험편에 대해서도 부위별 파단강도를 측정하여 as-saw상태의 시험편과 비교하였다. 파단강도 측정은 4 접 굽힘시험을 통하여 측정하였으며 파단면은 주사전자현미경을 통하여 관찰하였다. 또한 실리콘 웨이퍼의 미세균열을 비파괴적으로 검출하기 위하여 100MHz 고주파수를 이용하는 초음파현미경(SAM, scanning acoustic microscope)을 이용하여 균열의 분포를 영상화하였다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.16 no.9
• /
• pp.5748-5755
• /
• 2015

Scribing is cutting process to determine production amount and characteristic of LED chip. So it is an important process for fabrication of LED chip. Mechanical process and conventional scribing process with laser source has several problems such as thermal deformation, decreasing of material strength and limitation of cutting region. To solve these problems, internal laser scribing process that generates void in wafer and derives self-crack has been researched. However, studies of sapphire wafer cutting by internal laser scribing process for fabrication of LED chip are still insufficient. In this paper, cutting parameters were determined to apply internal laser scribing process for sapphire wafer for fabrication of LED chip. Then, foundation of cutting condition was established to set up internal laser scribing system through investigation of cutting characteristics by several experiments.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.334.1-334.1
• /
• 2016

다른 재료에 비해 에너지 변환 효율의 관점에서 높은 경쟁력을 가진 결정질 실리콘은 지난 수십 년 동안 그 특성이 태양전지 분야에 널리 이용되어 왔다. 하지만 결정질 실리콘 웨이퍼는 일반적으로 제조 단계에서 많은 양의 에너지를 소비하고 절단 단계에서 절단 손실(Kerf-loss)이 발생된다. Epoxy Resin을 이용한 Kerf-less Wafering은 초박형 실리콘 웨이퍼 제조 기술 중 하나로, 비교적 간단한 장비와 공정을 통하여 절단 손실 없이 $50{\mu}m$이하의 초박형 실리콘 웨이퍼를 얻을 수 있는 기술이다. 실리콘과 Epoxy Resin 간의 열팽창 계수 차이를 이용하여 초박형 실리콘을 박리 시키는 기술로, 실리콘 기판 위에 Epoxy Resin으로 stress inducing layer를 올려 공정을 진행한다. stress inducing layer를 경화시키는 열처리가 끝나고 급냉되는 과정에서 stress inducing layer에 의해 실리콘 기판에 큰 응력이 가해지게 되고 실리콘 기판에 crack이 발생된다. 공정이 계속 됨에 따라 발생된 crack은 실리콘 표면과 평행한 방향으로 전파 되고 초박형 실리콘 layer가 실리콘 기판에서 박리 된다. 본 실험에서 중요한 공정 변수로는 stress inducing layer의 구성성분 및 두께, 열처리 온도 및 시간, cooling rate 등이 있다. 이러한 공정 변수들을 조절 하여 Epoxy Resin을 이용하여 $100{\mu}m$ 이하의 박리된 wafer를 얻을 수 있었다. 박리된 wafer의 단면과 두께를 Scanning Electron Microscopy(SEM)을 통해 관찰 하였고, 이를 통해 초박형 실리콘 박리 공정에 대한 연구를 진행하였다.

• Journal of the Korean Society for Precision Engineering
• /
• v.17 no.6
• /
• pp.185-191
• /
• 2000

Recently, a slightest influence to the circuit can be a great damage because the size of semiconductor smaller. It must be controlled the chippingless dicing process and the precision dicing without any damage to tile circuit. In this study, the relationship between chipping effect and the force of dicing was analysed. The rate of chipping was decreased as the farce of dicing decreased. It was also examined that the farce of dicing decreased according to the lower feed rate and higher blade speed. The lower feed rate and the higher blade speed must be controlled to achieve the chippingless process.

• Proceedings of the Korean Society of Machine Tool Engineers Conference
• /
• 1999.10a
• /
• pp.502-506
• /
• 1999

Recently, the miniature of electric products such as notebook, cellular-phone etc. is apparently appeared, due to the smaller size of the semiconductor chips. As the size of chip gets smaller, the circuit could be easily damaged by the slightest influence, so it is important to control the chipping generation in the process of dicing. This paper deals with chipping of the silicon wafer dicing. The relationships between the dicing force and the wafer chipping are investigated. It is confirmed that the wafer chipping increases as the dicing force increases.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2010.06a
• /
• pp.222-222
• /
• 2010

수평성장 방식을 이용하여 다결정 실리콘 리본을 제조하였으며, 제조된 리본의 미세구조 및 결함을 분석하였다. 기존 잉곳 성장 및 절단 공정을 통해 제조된 실리콘 웨이퍼는 절단 중 실리콘의 손살 때문에 단가를 상승 시킨다. 따라서 실리콘 용탕으로부터 직접 웨이퍼를 제조하는 리본 기술이 활발히 연구되고 있다. 본 연구에서는 수명 성장 법을 이용하여 용융 실리콘으로부터 다결정 실리콘 리본을 제조 하였다. 제조 된 리본의 크기$50{\times}50$ mm였으며 두께는 $375{\pm}50{\mu}m$ 이었다. 또한, 미세구조 분석 결과 결정들의 형상이 불규칙적 이었으며, 바닥에서부터 윗부분까지 한 방향으로 성장되었다. 수직성장된 결정들의 평균 입경은 $50.2{\mu}m$ 이었다. 전위 (dislocations ), 이중(twins), 그리고 기공 (pores) 같은 구조적 결점들과 SiC, 탄소, 그러고 산소와 같은 불순물 결함 등이 관찰 되었다. 본 연구를 통해 제조된 다결정 실리콘 리본은 태양전지용 웨이퍼로 응용 가능 할 것으로 판단된다.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2008.11a
• /
• pp.87-88
• /
• 2008

• Journal of the Institute of Electronics and Information Engineers
• /
• v.51 no.8
• /
• pp.23-29
• /
• 2014

We have studied on ozonate water cleaning mechanisms to apply in manufacturing process of 156 mm silicon wafer which is used in the solar cell fabrication. We have analyzed contamination sources on wafer surface which causes poor quality and performance of products in fabrication process, and examined cleaning process using ozonate water to eliminate it. Contamination sources consist of remaining material like organic matter in slurry and detergent and particles in sawing wire. Using this novel technology it is possible for the solar cell wafer to clean with low cost, high performance, and eco-friendly.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.449-449
• /
• 2013

최근 반도체 소자의 집적회로는 점점 복잡해지고 있는 반면, 소자의 크기는 작아지고 있으며 그로 인해 패드의 크기가 작아지고 패드사이의 간격 또한 협소해지고 있다. 따라서 웨이퍼 단계에서 제조된 집적회로의 불량여부를 판단하기위한 검사 장비인 프로브카드(Probe Card)의 높은 집적도가 요구되고 있다. 하지만 기존의 MEMS 공법으로 제작되는 프로브 빔은 복잡한 제조 공정과 높은 생산비용, 낮은 집적도의 문제점을 가지고 있다. 본 연구에서는 이러한 문제점을 해결하기 위하여 간단한 제조 공정과 낮은 생산비용, 높은 집적도를 가지는 프로브 빔을 개발하기 위하여 절연절단 방식으로 BeCu (Beryllium-Copper) 프로브 빔을 제작하였다. 낮은 소비 전력으로 우수한 프로브 빔 어레이를 제작하기 위해서 가장 고려해야할 대상은 프로브 빔의 재료와 구조(형상)이다. 절연전단 방식으로 프로브 빔을 형성할 때 요구되는 Fusing current는 프로브 빔의 구조(형상)에 크게 영향을 받는다. 낮은 Fusing current는 소비 전력을 줄여주고, 절연절단으로 형성되는 프로브 빔의 단면(끝)을 날카롭게 하여 프로브 빔과 집적회로의 패드 간의 접촉 저항을 감소시킨다. 프로브 빔의 제작은 BeCu 박판을 빔 형태로 식각하여 제작하였으며, 실리콘 비아 홀(Via hole) 구조의 기판위에 정렬하여 soldering 공정을 통해 실리콘 기판과 BeCu 박판을 접합시켰다. 접합된 프로브 빔의 끝부분을 들어 올린 상태로 전류를 인가하여 stress free 상태로 만들어 내부 응력을 제거하였으며, BeCu 박판에 fusing current를 인가하여 BeCu 박판 프레임으로부터 제거를 하였다. 제작된 프로브 빔의 길이는 1.7 mm, 폭은 $50{\mu}m$, 두께는 $15{\mu}m$, 절단부의 단면적은 1$50{\mu}m^2$로 제작되었다. 그리고 프로브 빔의 절단부의 길이는 $50{\mu}m$ 부터 $90{\mu}m$까지 $10{\mu}m$ 증가시켜 제작되었다. 이후에 절연절단 공정에 요구되는 Fusing current를 측정하였고, 절연절단 후의 절단면의 형상을 SEM (Scanning Electron Microscope)장비를 통하여 확인하였다. 절단부의 길이가 $50{\mu}m$일 때 5.98A의 fusing current를 얻었으며, 절연절단 후 절단부 상태 또한 가장 우수했다. 본 연구에서 제안된 프로브 빔 제작 방법은 프로브카드 및 테스트 소켓(Test socket) 생산에 응용이 가능하리라 기대한다.