• 한국결정성장학회지
• /
• 제18권1호
• /
• pp.45-49
• /
• 2008

태양광 산업의 성장에 따른 개선된 실리콘 잉곳 제조 방법의 개발은 중요한 이슈 중 하나이다. 단결정 실리콘 웨이퍼에 비해 가격 변에서의 유리함으로 인해 현재 다결정 실리콘 웨이퍼가 태양광 시장의 60% 이상을 점유하고 있으며 주조법, 열교환법, 전자기 주조법 등을 포함한 몇 가지 응고 공정들이 개발되어 오고 있다. 이 논문에서는 ADS 법을 이용하여 대형 다결정 실리콘을 성장하기 위한 공정모사를 수행하였다. ADS 법은 적은 열 손실, 짧은 공정 시간 및 효율적인 방향성 응고가 가능하다는 장점을 가지고 있다. ADS 공정의 수치해석은 온도 분포를 확인하기 위해 유체역학을 적용하였고, 공정모사 결과 240 kg 이상의 대형 다결정 실리콘 잉곳의 효율적인 방향성 응고가 가능함을 확인하였다.

• 한국진공학회지
• /
• 제14권2호
• /
• pp.91-96
• /
• 2005

양성자 주입과 웨이퍼접합기술을 접목한 ion-cut기술로서 SOI 웨이퍼를 제조하는 기술을 개발하였다. SRIM 전산모사에 의하면 일반 SOI 웨이퍼 (200nm SOI, 400nm BOX) 제조에는 65keV의 양성자주입이 요구된다. 웨이퍼분리를 위한 최적 공정조건을 얻기 위해 조사선량과 열처리조건(온도 및 시간)에 따른 blistering 및 flaking 등의 표면변화를 조사하였다. 실험결과 유효선량범위는 $6\~9times10^{16}H^+/cm^2$이며, 최적 아닐링조건은 $550^{\circ}C$에서 30분 정도로 나타났다. RCA 세정법으로서 친수성표면을 형성하여 웨이퍼 직접접합을 수행하였으며, IR 조사에 의해 무결함접합을 확인하였다 웨이퍼 분리는 예비실험에서 정해진 최적조건에서 이루어졌으며, SOI층의 안정화를 위해 고온열처리($1,100^{\circ}C,\;60$분)를 시행하였다. TEM 측정상 SOI 구조결함은 발견되지 않았으며, BOX(buried oxide)층 상부계면상의 포획전하밀도는 열산화막 계면의 낮은 밀도를 유지함을 확인하였다.

• 한국진공학회지
• /
• 제22권5호
• /
• pp.238-244
• /
• 2013

태양전지 제조공정에서 열처리로 레이저를 사용하는 도핑공정은 태양전지의 성능을 결정짓는 중요한 요소이다. 그러나 퍼니스를 이용하는 공정에서는 선택적으로 고농도(Heavy) 도핑영역을 형성하기가 어렵다. 레이저를 사용한 선택적 도핑의 경우 고가의 레이저 장비가 요구되어지며, 레이저 도핑 후 고온의 에너지로 인한 웨이퍼의 구조적 손상 문제가 발생된다. 본 연구는 저가이면서 코로나 방전 구조의 대기압 플라즈마 소스를 제작하였고, 이를 통한 선택적 도핑에 관한 연구를 하였다. 대기압 플라즈마 제트는 Ar 가스를 주입하여 수십 kHz 주파수를 인가하여 플라즈마를 발생시키는 구조로 제작하였다. P-type 웨이퍼(Cz)에 인(P)이 shallow 도핑 된(120 Ohm/square) PSG (Phosphorus Silicate Glass)가 제거되지 않은 웨이퍼를 사용하였다. 대기압 플라즈마 도핑 공정 처리시간은 15 s와 30 s이며, 플라즈마 전류는 40 mA와 70 mA로 처리하였다. 웨이퍼의 도핑프로파일은 SIMS (Secondary Ion Mass Spectroscopy)측정을 통하여 분석하였으며, 도핑프로파일로 전기적 특성인 면저항(sheet resistance)을 파악하였다. 도펀트로 사용된 PSG에 대기압 플라즈마 제트로 도핑공정을 처리한 결과 전류와 플라즈마 처리시간이 증가됨에 따라 도핑깊이가 깊어지고, 면저항이 향상하였다. 대기압 플라즈마 도핑 후 웨이퍼의 표면구조 손상파악을 위한 SEM (Scanning Electron Microscopy) 측정결과 도핑 전과 후 웨이퍼의 표면구조는 차이가 없음을 확인하였으며, 대기압 플라즈마 도핑 폭도 전류와 플라즈마 처리시간이 증가됨에 따라 증가하였다.

• 대한전자공학회논문지SD
• /
• 제48권5호
• /
• pp.6-11
• /
• 2011

반도체 및 LCD 세정공정에 사용된 오존수 속의 용해오존을 분해할 수 있는 시스템을 개발함으로써 향후 고성능-저가격의 반도체, LCD PR 박리 및 세정 공정에 적용할 수 있는 핵심 공정기술을 확보하였다. 이 기술을 적용하면 반도체 웨이퍼 및 LCD 평판의 PR 박리 세정 공정을 보다 빠르고 저렴한 비용으로 수행할 수 있으므로 반도체 및 LCD 공정 생산성의 향상을 꾀할 수 있다.

• 한국경영과학회:학술대회논문집
• /
• 대한산업공학회/한국경영과학회 2002년도 춘계공동학술대회
• /
• pp.293-300
• /
• 2002

반도체 공정은 웨이퍼가 투입되어 완제품이 생산되기까지 수백개의 제고공정을 수개월에 걸쳐 진행해야 하는 매우 복잡하고 긴 공정으로 구성되어 있다. 대부분의 공정들은 먼저가 철저히 통제되는 클린 룸에서 진행되지만 아주 미세한 먼지 하나도 반도체 칩의 성능과 수율 을 저하시키는 요인이 된다. 반도체 칩의 불량은 특정 생산장비에서의 이물질 발생, 생산장비의 잘 못된 파라미터 값 설정 등 다양한 요인에 의해 발생될 수 있으며 불량의 원인을 요인별로 파악하여 신속하게 대처하는 것이 수율 개선의 핵심이 된다. 이를 위해 SPC 시스템, MES 그리고 6-시그마 등의 활용을 통한 다양한 수율개선 노력이 있었으나 공정의 복잡성과 대용량의 수집 데이터로 인해 기존의 통계적 방법이나 엔지니어의 경험적 분석방법으로는 미처 파악하지 못 하는 수율 저하 요인이 상당 수 존재한다. 본 논문은 군집화/분류, 순차패턴 등의 데이터마이닝 기법과 다차원분석(OLAP)도구를 활용하여 수율저하의 원인이 되는 문제공정, 문제장비, 그리고 잘못된 파리미터 값 설정 등을 신속하고 정화하게 파악하여 수율 개선을 지원하는 방법을 소개하며, 반도체Fabrication공정을 대상으로 실제 구현된 수율개선 시스템(Y-PLUS)을 설명한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2012년도 춘계학술발표대회
• /
• pp.850-853
• /
• 2012

반도체 산엽에서 제조공정상의 웨이퍼 가공시에 여러 가지 화학물질을 사용하고 있으며, 제조공정상 유해가스의 발생 빈도수가 높다. 반도체 제품을 생산하기 위한 공정 모니터링 사스템은 관리실에서만 가스 누출여부, 온습도 변화 및 영상을 모니터링 하고 있으며, 관리자가 자리를 비우게 되면, 반도체 제품 생산공정에 발생하는 긴급 상황에 대응하기 어렵다. 본 논문에서는 반도체 공정 모니터링 테스트 베드에서는 반도체 생산 공정의 온도, 습도 및 가스 누출 여부와 같은 주변환경을 모바일에서 모니터링 및 즉각적인 상황 대응이 가능한 공정 모니터링을 연구 하였다.

• 한국진공학회지
• /
• 제13권1호
• /
• pp.1-8
• /
• 2004

양성자 주입과 웨이퍼접합기술을 접목한 ion-cut기술로서 SOI 웨이퍼를 제조하는 기술을 개발하고자 하였다. TRIM 전산모사결과 표준 SOI 웨이퍼 (200 nm SOI, 400 nm BOX) 제조를 위해서는 65 keV의 양성자주입이 요구됨을 알 수 있었다. 웨이퍼분리를 위한 최적 공정조건을 얻기 위해 조사선량과 열처리조건(온도 및 시간)에 따른 표면변화를 조사하였다. 실험결과 유효선량범위는 6∼$9\times10^{16}$ $H^{+}/\textrm{cm}^2$이며, 최적 아닐링조건은 $550^{\circ}C$에서 30분 정도로 나타났다. 주입된 수소의 깊이분포는 ERD(Elastic Recoil Detection)와 SIMS(Secondary Ion Mass Spectrometry)측정에 의해 실험적으로 확인되었다. 아울러 상해층의 미세구조 형성기구를 X-TEM측정을 통해 조사하였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제6권3호
• /
• pp.311-318
• /
• 2000

본 연구는 복잡하고 다양한 반도체 웨이퍼 가공 (FAB) 공정의 전체적인 흐름을 컴퓨터 모델로 구축하고 이를 Device 단면도를 나타내는 프리젠테이션 툴과 연동시키는 교육 모델의 개발을 목적으로 하였다. 급변하는 세계 반도체 시장에서 국내 반도체 업체는 지속적인 기술 개발과 더불어 효율적인 생산관리에 대응할 수 있도록 하여 국제 경쟁력을 키워야 할 것이다. 따라서 본 연구에서 다루어진 공정의 흐름과 각 단위공정의 특성을 바탕으로 설립된 모델은 서울대학교 반도체 공동 연구소를 대상으로 구현되었으나 앞으로 생산 관리를 담당할 국내 반도체 업체들의 신입사원과 현장기술자의 질적 향상을 위한 시청각 교육용 자료로의 활용 시 상당한 효과를 거둘 것이라 예상된다. 이는 생산업체에 국한되어지는 것만은 아니며 반도체 공정에 관련된 대학 학과목에서도 활용되어지리라 생각된다. 또한 확장성과 변화에 유연한 모델을 개발함으로써 반도체 생산 업체들은 구성된 표준 모델을 이용하여 각 회사의 실정에 맞추어 자사에 대한 시뮬레이션을 손쉽게 수행함으로써 많은 교육 효과와 이에 따른 원가 절감의 효과까지 거둘 수 있을 것이다.

• 대한화학회지
• /
• 제47권6호
• /
• pp.608-613
• /
• 2003

Post-Oxide CMP(Chemical-Mechanical Polishing) 결과 실리콘 웨이퍼를 오염 시키고 있는 슬러리 입자의 세정 가능성을 조사하기 위하여DHF(Diluted HF)에 비이온성 계면 활성제인 PAAE(Polyoxyethylene Alkyl Aryl Ether), 비양성자성 용제인 DMSO(Dimethylsulfoxide) 와 초순수의 혼합물인 새로운 세정액을 제조하였다. 세정력을 평가하기 위해서 세정제 내에서 각각 다른 제타 포텐셜을 갖는 실리카($SiO_2$), 알루미나($Al_2O_3$)와 PSL(polystylene latex) 입자를 실리콘 웨이퍼 표면의 산화막에 인위적으로 오염시킨 후 실험에 이용하였다. 초음파하에서 세정액의 성능 평가 결과 본 세정기술은 효과적인 입자의 세정능력과 금속이온에 대한 세정 능력을 나타내고 있음을 확인하였다. 즉 기존의 APM($NH_4OH,\;H_2O_2$와 D.I.W의 혼합물)과 달리 상온에서 세정이 가능하고 세정과정이 단축 되었으며, 낮은 농도의 HF를 사용함으로써 최소의 에칭에 의하여 표면 거칠기를 감소시킬 수 있음을 보여주고 있다. 또한 주요 CMP 금속 배선 물질들에 대한 낮은 부식력으로 기존의 CMP 후 세정공정에 뿐만 아니라 차세대CMP 공정으로 각광 받고 있는 Copper CMP 에 대한 Brush 세정 공정의 보조 세정제로 본 세정제가 적용될 가능성이 있음을 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.539-539
• /
• 2008

본 논문에서는 투명전도박막의 균일한 표면특성을 확보하기 위해 광역평탄화 공정을 적용하여 투명전도 박막의 표면 거칠기를 연구하였으며 슬러리의 종류에 따른 박막의 연마특성을 연구하였다. 본 실험에서 사용된 ITO 박막은 RF Sputtering에 의해 제작되었고 하부 기판은 석영 Glass가 사용되었다. 광역평탄화를 위한 CMP 공정은 고분자 물질계열의 패드위에 슬러리입자를 공급하고 웨이퍼 캐리어에 하중을 가하며 웨이퍼의 표면을 연마하는 방법으로 가공물을 탄성패드에 누르면서 상대 운동시켜 가공물과 친화력이 우수한 부식액으로 화학적 제거를 함과 동시에 초미립자로 기계적 제거를 하는 것이다. ITO 박막의 평탄화를 위한 공정조건은 Polisher pressure 300 g/$cm^2$, 슬러리 유속 80 ml/min, 플레이튼속도 60 rpm으로 하였다. 위의 조건에 따라 공정을 진행 후 연마특성을 측정하였으며 이때 사용된 슬러리는 산화막에 사용되는 실리카슬러리와 금속연마용 슬러리인 EPL을 사용하였다. 연마율은 실리카 슬러리가 EPL슬러리에 비해 높음을 확인 하였다. CMP 공정에 의해 평탄화를 수행 할 경우 실리카슬러리와 EPL슬러리 모두 CMP전에 비해 돌출된 힐록들이 감소되었음을 알 수 있었다. 비균일도 특성은 모든 슬러리가 양호한 특성을 나타내었다. 평탄화된 박막의 표면과 거칠기 특성은 AFM(XE-200, PSIA Company) 을 이용하여 분석을 하였다.