• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.35-35
• /
• 2011

반도체 공정 및 디스플레이 공정에서 발생하는 오염입자는 공정 불량을 일으키는 가장 큰 원인 중의 하나이며, 수십 나노에서 수 백 나노의 크기를 갖는다. 최근 디스플레이 및 반도체 산업이 발전함에 따라 회로의 선폭이 점차 감소하고 있으며 오염입자의 임계 직경(critical diameter) 또한 작아지고 있다. 현재 반도체 및 디스플레이 산업에서 사용되는 측정방법은 레이저를 이용하여 공정 후 표면에 남아있는 오염입자를 측정하는 ex-situ 방법이 주를 이루고 있다. Ex-situ 방법을 이용한 오염입자의 제어는 웨이퍼 전체를 측정할 수 없을 뿐만 아니라 실시간 측정이 불가능하기 때문에 공정 모니터링 장비로 사용이 어려우며 오염입자와 공정 간의 상관관계 파악에도 많은 제약이 따르게 된다. 이에 따라 저압에서 in-situ 방법을 이용한 실시간 오염입자 측정 기술 개발이 요구되고 있다. 본 연구에서는 저압 환경에서 실시간으로 입자를 모니터링 할 수 있는 장비를 입자의 광 산란 원리를 이용하여 개발하였으며, 산란 신호를 입자크기로 변환하는 신호 분석 알고리즘 연구를 수행하였다. 빛이 입자와 충돌하게 되면 산란 및 흡수 현상이 발생하게 되는데 이 때 발생하는 산란 및 흡수량과 입자 크기와의 연관성이 Gustav Mie에 의해서 밝혀졌으며, 현재까지 광을 이용한 입자 크기 분석 장치의 기본 원리로 사용되고 있다. 하지만, Mie 이론은 단일입자가 일정한 강도를 가진 광을 통과할 경우인 이상적인 조건에서 적용이 가능하고 실제 조건에서는 광이 가우시안 분포를 가지며 광 집속에 의해서 광 강도가 위치에 따라 변하기 때문에 이러한 조건을 가지는 광을 입자가 통과할 때 발생하는 산란량은 단순히 Mie 이론에 의해서 계산하는 것이 불가능 하다. 본 연구에서는 이러한 현상을 입자 측정의 불확정성 이라고 규정하고 입자가 특정한 위치를 통과할 확률을 이용하여 신호를 분석하는 알고리즘을 개발 및 연구를 수행하였다.

• Journal of the Korean Vacuum Society
• /
• v.19 no.4
• /
• pp.314-318
• /
• 2010

We fabricated a plasma texturing for multi-crystalline silicon cells using reactive ion etching (RIE). Multi-crystalline Si cells have not benefited from the cost-effective wet-chemical texturing processes that reduce front surface reflectance on single-crystal wafers. Elimination of plasma damage has been achieved while keeping front reflectance to extremely low levels. We will discuss reflectance, quantum efficiency and conversion efficiency for multi-crystalline Si solar cell by each RIE process conditions.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2004.07b
• /
• pp.806-808
• /
• 2004

본 연구에서는 MEMS 공정에 의해 제작된 실리콘 멤브레인 위에 스크린 프린팅법을 이용하여 압전 후막을 제작, 그 특성을 관찰하였다. 실리콘 웨이퍼의 후면을 각각 다른 4가지의 크기로 식각하여 멤브레인을 제작하였다. 제작된 멤브레인 위에 하부전극 Ag-Pd를 스크린 프린팅법으로 형성하고, 그 위에 압전 후막을 스크린 프린팅하여 열처리 하였다. 제작된 압전 후막위에 MFM(Metal-Ferroelectric-Metal)구조의 액츄에이터를 제작하기위해 상부전극으로 Pt를 스퍼터링으로 증착하였다. 제작된 마이크로 액츄에이터는 SEM(Scanning Electron Microscope)으로 구조분석하고, RT66A와 MTI2000으로 동작특성을 해석 하였다.

• Clean Technology
• /
• v.28 no.3
• /
• pp.227-231
• /
• 2022

The demand for high-voltage power devices is rising in various industries, but especially in the transportation industry due to autonomous driving and electric vehicles. IGBT module parts of 3.3 kV or more are used in the power propulsion control device of electric vehicles, and the procurement of these parts for new construction and maintenance is increasing every year. In addition, research to optimize high-voltage IGBT parts is urgently required to overcome their very high technology entry barrier. For the development of high-voltage IGBT devices over 3.3 kV, the resistivity range setting of the wafer and the optimal conditions for major unit processes are important variables. Among the manufacturing processes to secure the optimal junction depth, the optimization of the diffusion process, which is one step of the unit process, was examined. In the diffusion process, the type of gas injected, the injection time, and the injection temperature are the main variables. In this study, the range of wafer resistance (Ω cm) was set for the development of high voltage IGBT devices through unit process simulation. Additionally, the well drive in (WDR) condition optimization of the diffusion process according to temperature was studied. The junction depth was 7.4 to7.5 ㎛ for a ring pattern width of 23.5 to25.87 ㎛, which can be optimized for supporting 3.3 kV high voltage power devices.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.327-327
• /
• 2010

디스플레이 및 반도체 산업이 발전함에 따라 회로의 선폭이 점차 줄어들고 있으며, 이에 따라서 대표적인 오염원이 되는 오염입자의 임계 직경(critical diameter) 또한 작아지고 있다. 현재 반도체 및 디스플레이 산업에서 사용되는 측정방법은 레이저를 이용하여 공정 후 표면에 남아 있는 오염입자를 측정하는 ex-situ 방법이 주를 이루고 있다. Ex-situ 방법을 이용한 오염입자의 제어는 웨이퍼 전체를 측정할 수 없을 뿐만 아니라 실시간 측정이 불가능하기 때문에 공정 모니터링 장비로 사용이 어려우며 오염입자와 공정 간의 상관관계 파악에도 많은 제약이 따르게 된다. 이에 따라 저압에서 in-situ 방법을 이용한 실시간 오염입자 측정 기술 개발이 요구되고 있다. 본 연구에서는 저압 환경에서 실시간으로 입자를 모니터링 할 수 있는 장비를 입자의 광산란 원리를 이용하여 개발하였다. 빛이 입자에 조사되면 크게 산란 및 흡수현상이 일어나게 되는데, 이 때 발생하는 산란광은 입자의 크기와 관계가 있으며 Mie 이론으로 널리 알려져 있다. 현재 이를 이용한 연구가 국내 및 국외에서 진행되고 있다. 수 백 nm 대의 입자를 측정하기 위해서는 빛의 강도가일정 수준 이상 되어야 하며, 이를 측정할 수 있는 수신부의 감도 또한 중요하다. 본 연구에서는 빛의 직경을 100 um 이하까지 집속할 수 있는 광학계를 상용 프로그램을 이용하여 설계하였으며, 강도가 약한 산란광 측정을 위하여 노이즈 제거 필터링 기술 등이 적용된 수신부 센서를 개발하여 전체 시스템에 적용하였다. 교정은 상압과 저압에서 수행 하였으며 약 5%의 측정효율로 최소 300 nm 이하의 입자까지 측정이 가능함을 확인 하였다. 또한, 타사의 실시간 입자 측정 센서와의 비교 실험을 통하여 성능평가를 수행하였다. 기존 광산란 방식 센서보다 높은 성능의 센서를 개발하기 위하여 추후 연구를 진행할 계획이며, 약 200 nm 이하의 입자까지 측정이 가능할 것으로 기대된다.

• Proceedings of the KIEE Conference
• /
• 1999.07d
• /
• pp.1827-1829
• /
• 1999

반도체 소자가 고집적화 되고 미세화 될수록 좁은 면적에 여러 기능을 가진 우물을 형성시켜야하나 기존의 우물로는 고온 장시간 열처리로 인하여 측면 확산이 깊게 되고, 불순물 농도 분포는 표면으로부터 농도가 점차 낮아진다. 따라서 기존 우물의 불순물 분포로는 기생 트랜지스터에 의한 렛치-엎과 알파 입자에 의한 SER의 감소를 위하여 필요한 벌크에서의 고농도 분포를 유지하기가 곤란하다. 이러한 문제는 차세대 반도체 개발을 위해서는 반드시 해결해야 할 것이며 이것을 해결할 수 있는 공정으로는 고 에너지 이온 주입과 저온, 단시간 열처리이다. 고 에너지 이온 주입 시의 불순물 분포를 어떻게 제어할 것인가에 대한 것과 여기서 부수적으로 나타나는 격자 손상과 그 회복 및 잔류결함의 성질을 어떻게 알고 이를 게터링 등에 이용할 것이냐에 대한 것이다. 실리콘 기판 내로 가속된 이온은 실리콘 격자와 충돌하면서 많은 1차 결함이 생기고. 이들은 후속 열처리 과정에서 활성화되면서 대부분은 실리콘 격자의 위치에 들어가 활성화되고. 그 나머지는 실리콘내의 격자간 산소, 격자간 실리콘. 격자 빈자리와 상호 작용을 하여 2차 결함을 형성한다. 에피택셜 웨이퍼와 p-type웨이퍼에 비소 이온을 고에너지로 주입후 2단계 열처리에 의한 농도분포변화와 핵생성과 결함성장에 관해 실험하였고, 핵생성온도는 $600^{\circ}C$이하이고, 성장에 필요한 온도는 $700^{\circ}C$이상이다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.75-75
• /
• 2000

플라즈마 화학증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 이용하여 양질의 Si3N4 금속-유전막-금속(Metal-Insulator-Metal, MIM) 커페시터를 구현하였다. Fig.1에 나타낸 바와 같이 p형 실리콘 웨이퍼의 열 산화막 위에 1%의 실리콘을 함유하는 알루미늄을 스퍼터링으로 증착하여 전극을 형성하고 두 전극사이에 Si3N4 박막을 증착하여 MIM구조의 박막 커패시터를 제조하였다. Si3N4 유전막은 150Watt의 RF 출력하에서 반응 가스 N2/SiH4/NH3를 각각 300/10/80 sccm로 흘려주어 전체 압력을 1Torr로 유지하면서 40$0^{\circ}C$에서 플라즈마 화학증착법을 이용하여 증착하였으며, Al과 Si3N4 층의 계면에는 Ti과 TiN을 스퍼터링으로 증착하여 확산 장벽으로 이용하였다. 각 시편의 커패시턴스 및 바이어스 전압에 따른 누설 전류의 변화는 LCR 미터를 이용하여 측정하였고 각 시편의 커패시턴스 및 바이어스 전압에 따른 누설 전류의 변화는 LCR 미터를 이용하여 측정하였고 각 시편의 유전 특성의 차이점을 미세구조 측면에서 이해하기 이해 극판과 유전막의 단면 미세구조를 투과전자현미경(Transmission Electron Microscope, TEM)을 이용하여 분석하였다. 유전체인 Si3N4 와 전극인 Al의 계면반응을 억제시키기 위해 TiN을 확산 장벽으로 사용한 결과 MIM커패시터의 전극과 유전체 사이의 계면에서는 어떠한 hillock이나 석출물도 관찰되지 않았다. Fig.2와 같은 커패시턴스의 전류-전압 특성분석으로부터 양질의 MIM커패시터 특성을 f보이는 Si3N4 의 최소 두께는 500 이며, 그 두께 미만에서는 대부분의 커패시터가 전기적으로 단락되어 웨이퍼 수율이 낮아진다는 사실을 알 수 있었다. TEM을 이용한 단면 미세구조 관찰을 통해 Si3N4 층의 두께가 500 미만인 커패시터의 경우에 TiN과 Si3N4 의 계면에서 형성되는 슬릿형 공동(slit-like void)에 의해 커패시터의 유전특성이 파괴된다는 사실을 알게 되었으며, 이러한 슬릿형 공동은 제조 공정 중 재료에 따른 열팽창 계수와 탄성 계수 등의 차이에 의해 형성된 잔류응력 상태가 유전막을 기준으로 압축응력에서 인장 응력으로 바뀌는 분포에 기인하였다는 사실을 확인하였다.

• Resources Recycling
• /
• v.22 no.2
• /
• pp.37-43
• /
• 2013

Unlike the conventional slurry type wire sawing, the diamond wire sawing method adopts diamond plated wire as sawing media instead of slurry consisted of both silicon carbide and oil. Wafering with diamond plated wire leaves solid element of the sludge mostly made up of silicon, and it is not difficult to recover 95% or more of silicon by a simple separation process of oil from the sludge. In this study, silicon was recovered from the sludge by drying process and organic and metal impurities were removed by sintering process. As result 3N grade silica was obtained successfully by thermal processing utilized the fact that the recovered silicon readily combines with oxygen due to fine particle size.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2009.05a
• /
• pp.27.1-27.1
• /
• 2009

Chalcopyrite구조의CIS 화합물은 직접천이형 반도체로서 높은 광흡수 계수 ($1\times10^5\;cm^{-1}$)와 밴드갭 조절의 용이성 및 열적 안정성 등으로 인해 고효율 박막 태양전지용 광흡수층 재료로 많은 관심을 끌고 있다. CIS 계 물질에 속하는 $Cu(InGa)Se_2$ (CIGS) 태양전지의 경우 박막 태양전지 중 세계 최고 효율인 20%를 달성한 바 있으며, 이는 기존 다결정 웨이퍼형 실리콘 태양전지의 효율에 근접하는 수치이다. 그러나 이러한 우수한 효율에도 불구하고 박막 증착시 동시증발장치 혹은 스퍼터링장치와 같은 고가 진공장비를 사용하게 되면 공정단가가 높을 뿐만 아니라 사용되는 재료의 20-50%의 손실을 감수해야만 한다. 또한 대면적 Cell제작에 어려움이 있기 때문에 기술개발 이후의 상용화 단계를 고려할 때 광흡수층 박막 제조 공정단가를 획기적으로 낮출 수 있고 대면적화가 용이한 신 공정 개발이 필수적이다. 이러한 관점에서 비진공 코팅방법에 의한 CIS 광흡수층 제조 기술은 CIS 태양전지의 저가화 및 대면적화를 가능케 하는 차세대 기술로 인식되고 있고 최근 급속한 발전을 이루고 있는 미세 입자 합성, 제어 및 응용 기술에 부합하여 많은 세계 연구기관 및 기업체에서 활발히 연구를 진행하고 있다. 비진공 방식에 의한 CIS 광흡수층 제조 기술은 전구체 물질의 형태에 따라 크게 입자형 전구체를 사용하는 방법과 용액 전구체를 사용하는 방법으로 나눌 수 있다. 본 연구에서는 용액 전구체를 paste 공정으로 실험하였다. 이는 용액전구체 물질 제조가 입자형 전구체 제조에 비해 매우 간단하고, 전구체 물질 내 구성원소의 원자비를 쉽게 조절할 수 있다는 장점 및 사용효율이 높아 소량의 source로도 박막 제작이 가능해 공정 단가 절감에 큰 효과가 기대되기 때문이다. 실험에 사용 된 용액전구체는 $Cu(NO_3)$ 및 $InCl_3$, $Ga(NO_3)$를 Cu, In, Ga 출발 물질로 선정하여 이를 메탄올에 완전히 용해시켜 binder인 셀룰로오즈와 메탄올을 섞은 용액과 혼합하여 전구체 슬러리를 형성하였다. 이 슬러리를 paste공정으로 precursor막을 입히고 저온 건조 후 Se 분위기에서 열처리하여 CIGS박막을 얻을 수 있었다. 박막의 특성을 XRD, SEM, AES, TGA등으로 분석하였다.

• ETRI Journal
• /
• v.11 no.4
• /
• pp.50-56
• /
• 1989

초고집적 반도체 제조에 널리 쓰이고 있는 티타늄 실리사이드 박막의 형성 조건에 따른 특성을 분석하였다. 실리콘 웨이퍼 위에 티타늄 박막을 스퍼터링 방식으로 증착하고, 급속 열처리(RTA) 방식으로 실리사이드화 온도 및 시간을 변화시켰다. 박막의 깊이에 따른 조성변화를 측정하기 위하여 AES 및 RBS 분석을, 결정구조의 분석을 위하여 XRD를, 전기적 특성을 평가하기 위하여 4-point probe로 면저항($R_s$)을측정하였다. 열처러 온도가 $500^{\circ}C$에서 부터 티타늄과 실리콘의 혼합이 일어나기 시작하여, $600~700^{\circ}C$에서는 거의 대부분의 티타늄이 2배 정도의 실리콘과 $Tisi_2$ 형성에 필요한 조성을 이루었으나, 반도체 공정에서 목표로 하는 전기전도성을 가지는 C54 $Tisi_2$ 결정구조를 형성하기 위해서는 $700^{\circ}C$이상에서 30초 이상의 열처리 조건이 필요하였다. 특히 열처리전에 이입되기 쉬운 산소 및 질소 등이 티타늄과 실리콘의 혼합과 실리사이드 결정화에 중요한 영향을 미치며, 이를 방지하기 위하여 티타늄 표면을 비정질 실리콘으로 덮은 경우에 C54 $Tisi_2$의 형성이 쉽게 이루어지는 효과가 관찰되었다.