• 대한기계학회논문집A
• /
• 제34권11호
• /
• pp.1757-1763
• /
• 2010

플라이휠 에너지 저장 장치는 잉여 전기를 회전관성을 통해 운동 에너지로 저장하는 장치로, 회전의 중심이 되는 축과 외부의 플라이휠로 구성이 된다. 수치해석을 위한 일반적 프로그램들은 3차원의 모델을 통하여 구조해석 및 주파수 응답 등의 해석을 수행하게 된다. 허나 상용 프로그램을 이용한 동역학적 해석의 응용은 매우 어려운 실정이며, 사용자가 그 방법을 익히는 것 또한 쉽지 않다. 이러한 문제들을 보완하고자 동역학적 해석을 위한 프로그램을 2차원의 모델을 사용하여 구축하였다. 본 논문에서 제시한 모델링은 회전체를 2차원으로 표현함으로써 3차원에 비해 시스템의 표현을 보다 단순화하여 시스템의 구조를 쉽게 이해할 수 있도록 하였으며, 회전체를 서로 다른 재질의 다중 레이어로 모델이 가능하게 하였다. 또한 축계에 추가적 강성의 영향을 줄 수 있는 열박음 부분에 대하여, 그 영향 정도를 선택적으로 입력할 수 있게 하여 열박음에 대한 효과를 조정할 수 있도록 하였다. 따라서 본 논문에서 제시하는 2차원 모델을 이용한 동특성 해석 프로그램의 해석 오차를 알아보기 위해 상용 프로그램의 해석 결과와 비교하였으며, 모델링을 위한 시간과 해석 수행 시간 역시 비교하였다.

• 한국정보통신학회논문지
• /
• 제21권6호
• /
• pp.1061-1068
• /
• 2017

RVDT(Rotary Variable Differential Transformer)는 각도 변위를 측정하는 센서로써 출력 신호는 DSBSC-AM(Double SideBand Suppressed Carrier AM) 신호이기 때문에 출력 신호로부터 각도 변위를 알아내기 위하여 DSBSC-AM 복조 과정이 필요하다. 본 논문에서는 DSBSC-AM 신호의 복조기인 코스타스 루프를 수정하여 RVDT 출력 신호로부터 각도 변위를 추출하는 DADC(Digital Angle to DC)를 FPGA(Field Programmable Gate Array)로 구현하였다. 본 논문에서 설계된 DADC는 4선식과 5선식 RVDT에 적용가능하며, 코스타스 루프의 사용으로 기존의 아날로그 신호처리기와는 달리 외부의 소자를 사용하지 않고 RVDT 입력여기신호와 출력신호 사이의 위상 차이를 정확하게 보정할 수 있다. 또한 선형성 향상을 위하여 디지털 신호처리 기법이 적용되어 DADC는 기존의 아날로그 신호처리기의 선형성 오차 0.05%보다 적은 0.035%의 선형성 오차를 보였다. 구현된 DADC의 기능과 성능 테스트는 상용 RVDT 센서와 ADC(Analog to Digital Converter), 아날로그 출력단으로 구성된 통합 실험환경을 구성하여 진행하였다.

• 대한기계학회논문집B
• /
• 제39권11호
• /
• pp.897-903
• /
• 2015

본 연구에서는 냉온 자극요법의 열전달 특성을 정량적으로 파악하고자 한다. 축대칭 비압축성 Navier-Stokes 방정식 및 에너지 방정식의 해법을 위해 SIMPLE 알고리즘에 기반을 둔 유한체적법을 사용하였다. 혈액의 관류를 고려하기 위해 Pennes bio-heat 방정식을 추가로 적용하였다. 다양한 온도조건에 따른 피부 아래 각 지점에서의 열 침투양상을 분석하였다. 수치해석을 통하여 다양한 입력온도들에 대하여 역치 온도에 도달하는 영역들을 발견하였다. 또한, 페니스 효과로 인하여 피부 심부로 갈수록 외부 자극에 대한 온도변화가 완만함을 확인하였으며, 진피부분의 온도가 역치에 도달하기 위해서는 온 자극 및 냉 자극은 47도 및 7도 내외로 주어져야 함을 발견하였다. 본 논문의 수치해석을 통해 구축된 데이터베이스는 경혈 냉온 자극 치료기의 최적설계 시에 활용된다.

• 한국지능시스템학회논문지
• /
• 제24권2호
• /
• pp.173-178
• /
• 2014

본 연구에서는 ASM기반 $(2D)^2$ 하이브리드 전처리 알고리즘을 이용한 얼굴인식 분류기와 그것의 설계방법론을 소개한다. 얼굴인식을 위한 이미지는 외부 환경에 쉽게 영향을 받기 때문에, 전처리 단계로 이러한 문제를 해결하기 위해서 ASM을 사용하였다. 특히 사람 얼굴의 특징 추출을 목적으로 널리 이용되고 있다. ASM을 이용해 얼굴영역을 추출 한 뒤 PCA와 LDA를 이용한 $(2D)^2$ 하이브리드 전처리 알고리즘을 이용하여 차원을 축소한다. 전처리 알고리즘을 통한 얼굴데이터는 제안된 다항식 기반 방사형 기저함수 신경회로망의 입력으로 사용된다. 기존의 신경회로망과는 달리 제안된 지능형 패턴 분류기는 강인한 네트워크 특성을 가지며, 예측능력이 우수할 뿐만 아니라 다차원 입출력에 대한 문제도 해결했다. 분류기의 중요한 필수 설계 파라미터(행의 고유벡터의 수, 열의 고유벡터의 수, 클러스터의 수, 퍼지화 계수)는 ABC알고리즘에 의해 최적화 되어진다. 얼굴인식에 많이 사용되는 Yale과 AT&T를 사용하여 인식률을 평가하였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제8권1호
• /
• pp.96-106
• /
• 2002

HL7 (Health Level 7)은 Healthcare 환경의 이질적 시스템간에 임상 및 관리정보의 교환을 가능하게 하는 국제 표준 프로토콜로서 표준 인코딩 규칙에 따른 다양한 HL7 메시지 양식을 정의하고 있다. 본 논문에서는 메시지 객체 모델(Message Object Model)과 메시지 정의 저장소(Message Definition Repository)를 이용하여 유연성, 재사용성, 확장성이 탁월한 HL7 인코딩/디코딩 프레임워크의 설계 및 구현을 제시한다. 메시지 객체 모델은 HL7 메시지를 구성하는 객체들과 그들 간의 다양한 관계를 나타내는 추상적 HL7 메시지 양식으로서, 세그먼트, 필드, 컴포넌트 등과 같은 HL7 메시지의 표준 구성요소들 간의 논리적 관계를 반영하는 동시에 표준안에 의해 규정된 구조적 제약사항을 만족하도록 하여 준다. 메시지 객체 모델은 플랫폼 종속적인 데이터 양식과 상관없이 독립적으로 HL7 인코더와 디코더를 구축할 수 있도록 하여 주기 때문에 최소의 노력으로 임의의 이질적 병원 정보 시스템들을 상호 연결할 수 있도록 한다. 한편, HL7 메시지들을 정의하고 있는 외부 데이터베이스인 메시지 정의 저장소는 표준 HL7 메시지 양식이 수정되더라도 인코더와 디코더의 구현이 영향을 받지 않게 하여 준다. 게다가, 메시지 정의 저장소는 인코더와 디코더 각각의 입력(즉, 메시지 객체 모델로 표현된 HL7 메시지 객체와 인코딩된 HL7 메시지 문자열)에 대하여 합법성 여부를 조사하는 데 유용하게 사용된다. 본 논문에서는 프로토타입 HL7 인코더와 디코더의 구현을 위해 JAVA를 이용하였지만, 제시된 인코딩/디코딩 프레임워크는 인코더와 디코더를 ActiveX, JAVABEAN 또는 CORBA 객체 등과 같이 독립된 표준 컴포넌트로서 쉽게 구현될 수 있도록 하여 준다.

• 생물환경조절학회지
• /
• 제28권3호
• /
• pp.204-211
• /
• 2019

본 연구는 국내 온실의 환경설계 기준 설정에 필요한 기초자료 제공을 목적으로 온수난방 방식을 채택하고 있는 상업용 온실 2곳에서 난방 중 열환경 계측 실험을 실시하고, 온수난방 배관의 열전달 특성을 분석하여 난방배관의 단위길이 당 방열량 자료를 제시하였다. 실험 기간동안 두 온실의 평균기온은 각각 $16.3^{\circ}C$와 $14.6^{\circ}C$로 조절되었으며, 난방배관의 온수 온도는 평균 $52.3^{\circ}C$와 $45.0^{\circ}C$로 관측되었다. 실험결과 난방배관 표면의 자연대류열전달계수는 $5.71{\sim}7.49W/m^2^{\circ}C$의 범위로 분석되었다. 난방배관 내의 유속이 0.5m/s 이상일 때에는 관내의 수온과 관 외부의 표면온도 차이가 크지 않은 것으로 나타났다. 이를 바탕으로 난방배관의 관류열전달계수를 수평원통에서의 층류 자연대류열전달계수의 형태로 유도하였다. 유도된 관류열전달계수 식을 변형하여 관의 규격과 온수-실내공기의 온도차를 입력 변수로 하는 난방배관의 단위길이 당 방열량 산정식을 개발하였다. 본 연구 결과를 기존에 제공되고 있는 국내외 여러 자료와 비교한 결과 JGHA 자료와 가장 유사한 것으로 나타났다. 국내 온실의 설계에서 적용하고 있는 NAAS 자료와 국외의 BALLS 및 ASHRAE 자료는 값이 너무 큰 것으로 판단된다. 따라서 국내 온실의 환경설계기준을 제정하고, 고시하기 위해서는 추가적인 실험을 통해 이 부분에 대한 충분한 검토가 필요할 것으로 판단된다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.37-47
• /
• 2006

본 논문에서는 Digital Video Broadcasting (DVB), Digital Audio Broadcasting (DAB) 및 Digital Multimedia Broadcasting (DMB) 등과 같이 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 무선 통신 시스템을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 해상도 및 속도 사양을 만족시키면서 동시에 면적 및 전력 소모를 최소화하기 위해 2단 파이프라인 구조를 사용하였으며, 스위치 기반의 바이어스 전력 최소화 기법(switched-bias power reduction technique)을 적용하여 전체 전력 소모를 최소화하였다. 입력단 샘플-앤-홀드 증폭기는 낮은 문턱전압을 가진 트랜지스터로 구성된 CMOS 샘플링 스위치를 사용하여 10비트 이상의 해상도를 유지하면서, Nyquist rate의 4배 이상인 60MHz의 높은 입력 신호 대역폭을 얻었으며, 전력소모를 최소화하기 위해 1단 증폭기를 사용하였다. 또한, Multiplying D/A 변환기의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 사용하여 바이어스 전류를 제어함으로써 10비트의 해상도에서 응용 분야에 따라서 25MS/s 뿐만 아니라 10MS/s의 동작 속도에서 더 낮은 전력 사용이 가능하도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며 측정된 최대 DNL 및 INL은 각각 0.42LSB 및 0.91LSB 수준을 보인다. 또한, 25MS/s 및 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56dB, 65dB이고, 전력 소모는 1.2V 전원 전압에서 각각 4.8mW, 2.4mW이며 제작된 ADC의 칩 면적은 $0.8mm^2$이다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.58-68
• /
• 2006

본 논문에서는 차세대 디지털 TV 및 무선 랜 등과 같이 고속에서 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템을 위한 10b 250MS/s $1.8mm^2$ 85mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 10b 해상도에서 250MS/s의 아주 빠른 속도 사양을 만족시키면서, 면적 및 전력 소모를 최소화하기 위해 3단 파이프라인 구조를 사용하였다. 입력단 SHA 회로는 게이트-부트스트래핑 (gate-bootstrapping) 기법을 적용한 샘플링 스위치 혹은 CMOS 샘플링스위치 등 어떤 형태를 사용할 경우에도 10비트 이상의 해상도를 유지하도록 하였으며, SHA 및 두개의 MDAC에 사용되는 증폭기는 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용함으로써 10비트에서 요구되는 DC 전압 이득과 250MS/s에서 요구되는 대역폭을 얻음과 동시에 필요한 위상 여유를 갖도록 하였다. 또한, 2개의 MDAC의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 향상된 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하였으며, 기준 전류 및 전압 발생기는 온-칩 RC 필터를 사용하여 잡음을 최소화하고, 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.24LSB, 0.35LSB 수준을 보여준다. 또한, 동적 성능으로는 200MS/s와 250MS/s의 동작 속도에서 각각 최대 54dB, 48dB의 SNDR과 67dB, 61dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.8mm^2$이며 전력 소모는 1.2V 전원 전압에서 최대 동작 속도인 250MS/s일 때 85mW이다.