• Proceedings of the Korea Water Resources Association Conference
• /
• 2021.06a
• /
• pp.287-287
• /
• 2021

본 연구에서는 CUDA(Compute Unified Device Architecture) 포트란을 이용하여 확산파 강우 유출모형을 개발하였다. CUDA 포트란은 그래픽 처리 장치(Graphic Processing Unit: GPU)에서 수행하는 병렬 연산 알고리즘을 포트란 언어를 사용하여 작성할 수 있도록 하는 GPU상의 범용계산(General-Purpose Computing on Graphics Processing Units: GPGPU) 기술이다. GPU는 그래픽 처리 작업에 특화된 다수의 산술 논리 장치(Arithmetic Logic Unit: ALU)로 구성되어 있어서 중앙 처리 장치(Central Processing Unit: CPU)보다 한 번에 더 많은 연산 수행이 가능하다. 이에 따라, CUDA 포트란기반 확산파모형은 분포형 강우유출모형의 수치모의 연산시간을 단축시킬 수 있다. 분포형모형의 지배방정식은 확산파모형과 Green-Ampt모형으로 구성되었고, 확산파모형은 유한체적법을 이용하여 이산화 하였다. CUDA 포트란기반 확산파모형의 정확성은 기존 연구된 수리실험 결과 및 CPU기반 강우유출모형과 비교하였으며, 연산소요시간에 대한 효율성은 CPU기반 확산파모형과 비교하였다. 그 결과 CUDA 포트란기반 확산파모형의 결과는 수리실험 결과 및 CPU기반 강우유출모형의 결과와 유사한 결과를 나타냈다. 또한, 연산소요시간은 CPU 기반 확산파모형의 연산소요시간보다 단축되었으며, 본 연구에 사용된 장비를 기준으로 최대 100배 정도 단축되었다.

• Journal of Korea Society of Industrial Information Systems
• /
• v.7 no.3
• /
• pp.1-8
• /
• 2002

Modular Multiplication in Galois Field GF(2/sup m/) is a basic operation for many applications, particularly for public key cryptography. This paper presents a new architecture that can process modular multiplication on GF(2/sup m/) per m clock cycles using a cellular automata. Proposed architecture is more efficient in terms of the space and time than that of systolic array. Furthermore it can be efficiently used for the hardware design for exponentiation computation.

• Proceedings of the Korea Institutes of Information Security and Cryptology Conference
• /
• 2006.06a
• /
• pp.563-568
• /
• 2006

RFID 시스템 상에서의 보안 문제를 해결하기 위한 다양한 노력에도 불구하고 대부분의 기존 연구들은 안전한 RFID 시스템을 위한 보안 요구 사항을 완벽하게 충족시키지 못하였다. 또한, 일부 시스템은 RFID 태그의 연산 능력만을 고려할 뿐 백엔드 데이터베이스(Back-end Database)의 연산 부하는 비교적 고려대상이 아니었다. 하지만, 실용적인 RFID 시스템 설계를 위해서는 제한된 능력을 지닌 RFID 태그뿐만 아니라 데이터베이스의 연산량 또한 고려되어야 한다. 따라서 본 논문에서는 이 두 개체의 연산 부하를 줄이기 위한 효율적인 프로토콜을 제시한다. 제안된 프로토콜은 위치 추적 방지, 데이터베이스와 태그간의 상호 인증을 보장하며 재생 공격 및 스푸핑 공격에도 강인한 특성을 지니고 있다. 특히, 통신 장애나 악의적인 공격에 의해 비동기상태가 발생할 경우에도 데이터베이스와 태그는 손쉽게 동기를 회복할 수 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.06c
• /
• pp.92-97
• /
• 2007

차세대 저장매체로 떠오르고 있는 플래시 메모리는 가벼운 무게, 작은 부피 그리고 온도 및및 충격에 강한 내구성, 적은 전력소모, 빠른 자료 접근성 등의 특징을 가지고 있어 MP3 플레이어, 디지털 카메라, PDA, 핸드폰등과 같은 휴대용 전자기기에 저장장치로 사용되고 있다. 하지만 플래시 메모리가 가지는 하드웨어적 특성 때문에 디스크 기반의 저장장치와는 다른 접근 기법이 필요하다. 특히 B+트리가 구축될 때 레코드의 삽입, 삭제연산 및 노드 분할 연산은 많은 중첩쓰기 연산을 발생하기 때문에 플래시 메모리의 성능을 심각하게 저하시킨다. 본 논문에서는 B+트리의 연산이 수행되는 과정에서 플래시 메모리로 예약버퍼의 색인단위를 반출해야 할 때, 이를 효과적으로 처리 할 수 있는 방법을 제안한다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2010.07a
• /
• pp.432-434
• /
• 2010

움직임 추정(ME)은 동영상 압축에서 영상 화질과 인코더 속도에 대하여 중요한 역할을 하지만, 많은 수의 메모리 접근과 연산량이 발생한다. 기존의 움직임 추정 방법은 현재 프레임의 블록을 참조 프레임의 검색범위 내의 블록과 매칭하여 움직임 차이를 계산하여 움직인 위치를 추정하게 된다. H.264와 같은 최근의 압축 표준에서는 1/4화소 단위까지 움직임 예측을함으로써 영상 데이터 압축의 효율을 높일 수 있으나, 많은 양의 메모리 접근과 연산의 복잡도가 크게 증가하게 된다. 본 논문에서는 메모리 접근 횟수를 감소시키기 위하여 SAR(Search Area Reuse)알고리즘을 사용하여, 참조 프레임의 블록을 현재 프레임의 블록과 매칭하여 움직임 예측하는 방법을 제안한다. 본 논문에서 제안하고 있는 아키텍쳐는 현재프레임의 검색범위 내에 있는 데이타를 재사용함으로서 메모리 액세스를 줄일 수 있으며, 참조프레임의 한 블록당 1/4화소 단위까지의 연산을 한 번만 하게 되므로 메모리 접근 횟수 감소와 함께 연산의 복잡도도 줄일 수 있다.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2004.10a
• /
• pp.169-172
• /
• 2004

유전 알고리듬은 NP-Hard 문제의 해결이나, 함수 최적화, 복잡한 제어기의 파라미터 값 추적 등, 광범위한 분야에 걸쳐 이용되고 있다 일반적인 유전 알고리듬은 적합도 함수를 통해 해들의 품질을 결정하고, 해들의 품질에 따라 선택 연산을 거쳐, 교차나 돌연변이를 통해 우수한 품질의 해를 찾는 과정을 가진다 현재 이 과정은 대부분 소프트웨어적으로 구현되어 범용 프로세서를 통해 수행된다. 그러나 높은 소프트웨어 의존성은 해집단의 크기가 커질수록 교차/변이 연산과 해들의 품질비교에 수행되는 시간을 크게 증가시키는 약점이 있다. 따라서 본 논문에서는 순위 기반 선택과 일점 교차(one-point crossover)를 사용한다는 제약하에, 해들의 순위를 정렬 네트워크를 통해 결정하고 해들을 Residue Number System(RNS)로 표현하여 하드웨어적으로 교차연산을 처리하는 프로세서 구조를 제안한다 이러한 접근을 통해 해들의 품질비교에 걸리는 시간을 크게 줄이고 교차/변이 연산의 효율을 높일 수 있다.

• Proceedings of the Korea Contents Association Conference
• /
• 2010.05a
• /
• pp.13-15
• /
• 2010

이동객체의 공간 데이터를 색인하기 위해 검색성능이 뛰어난 R-tree구조가 많이 활용된다. 최근 R-tree를 B+-tree처럼 인접한 단말노드 간의 연결을 통해 질의 처리를 수행하는 ISR-tree와 ISG-index가 제안되었다. 이 기법들은 MBR (Minimum Boundary Rectangle) 간의 인접한 이웃 노드를 결정하기 위해 보르노이 다이어그램(Voronoi Diagram)을 이용한다. MBR을 대상으로 하는 보르노이 다이어그램은 매우 복잡한 연산과정을 거친다. 본 논문에서는 점을 대상으로 하는 보르노이 다이어그램 연산을 활용한 인접한 이웃 MBR을 연산하는 기법을 제안한다. 각 MBR의 꼭지점들을 기준으로 보르노이 다이어그램을 만들 경우, 인접한 MBR의 꼭지점들의 보르노이 셀이 항상 인접한 것을 알아내었고, 이를 활용한다. 제안하는 기법의 우수성을 증명하기 위해 기존의 기법과 비교하여 성능평가를 수행하였다.

• Proceedings of the IEEK Conference
• /
• 2003.07a
• /
• pp.537-540
• /
• 2003

본 논문에서는 터보 디코더에 사용되는 MAP 알고리즘의 저전력 구조를 제안한다. 터보 디코더 알고리즘 중 하나인 MAP 알고리즘은 많은 메모리 사이즈와 복잡한 연산량을 가진다. 본 논문에서는 메모리 사이즈를 줄이기 위하여 두 번의 상태 천이(branch metric) 과정을 하나로 통합 계산하는 방식을 제안하였다. 제안된 방식으로 구한 상태 천이 값을 이용해서 FSM(Forward State Metric)값을 구하면 BM(branch metric)값이 다음 상태의 FSM에 포함되어지므로 APP(A Posteriori Probability)를 계산할 때 BM부분이 빠져 LLR(Log Likelihood Ratio)의 연산량을 줄일 수 있다. 실험결과 기존의 MAP 알고리즘과 동일 성능을 가지면서 MAP 알고리즘을 개선한 Pietrobon 알고리즘을 log-MAP 알고리즘에 적용하여 LLR 연산량을 비교했을 때 덧셈 연산을 반으로 줄일 수 있음을 확인하였다.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.27 no.2
• /
• pp.193-199
• /
• 2017

In this paper, we proposed an architecture of error detection in $Z_N$ operations using $Z_{(2^r-1)N}$. The error detection can be simply constructed in hardware. The hardware overheads are only 50% and 1% with respectively space and time complexity. The architecture is very efficient because it is detection 99% for 1 bit fault. For 2 bit fault, it is detection 99% and 50% with respective r=2 and r=3.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.04b
• /
• pp.454-456
• /
• 2001

일반적으로 확률에 기반한 연산자를 사용하는 진회연산(EC)은 전역 탐색에는 효율적이나 국소 탐색에는 그렇지 못하다. 이러한 문제점은 대화형 진회연산(IEC)에서 더욱 심각해지는데, 이는 개체들을 사용자가 직접 평가하는데 따른 세대 길이의 제한이 있기 때문이다. 본 논문에서는 HCI 분야에서 잘 알려져 있는 직접조작 방법(Direct Manipulation : DM)을 적용하여 이것을 해결하는 방법을 제안한다. 각각의 개체들에 대한 인터페이스 진화 연산자를 사용하는 대신 지적조작을 사용함으로써 사용자는 개체의 진화에 직접 개입할 수 있고, 이를 통해 진화연산자를 사용하는 전역 탐색 능력은 그래도 유지한 채 대화형 진화연산의 단점을 극복할 수 있다. 이러한 직접조작 개념을 대화형GA에 기반한 패션 디자인 시스템에 적용하였고 이러한 응용이 효과적이었음을 실험을 통해 보였다.