• 한국정보통신학회논문지
• /
• 제12권10호
• /
• pp.1845-1852
• /
• 2008

인터 예측의 핵심 요소는 ME와 MC이다. ME는 SAD(Sum of Absolute Difference)와 같은 정합기준을 사용하는 것뿐만 아니라 비트스트림의 최종 비트수에 따라서 최적의 움직임 벡터를 찾는다. 인터 예측부호화는 고화질의 실시간 비디오 응용에 있어서 언제나 주된 병목을 초래한다. 따라서 실시간 비디오 응용에서는 인터 예측을 수행하는 고속의 전용 하드웨어를 필요로 한다. 본 논문에서는 H.264/AVC의 움직임 추정기를 연구하였다. 설계된 움직임 추정기는 2-D 시스토릭 배열 기반으로 기본 처리기 요소를 병렬로 연결하여 SAD 값을 빠르게 계산한다. 참조데이터를 상위영역과 하위영역으로 나누어 각각의 연결선을 두고 입력 시퀀스를 조절하여 파이프라인 중지 없이 연속적인 연산을 수행한다. 데이터 재사용 기법을 통하여 메모리 엑세스를 줄였고 특별한 지연 없이 최소의 SAD를 갖는 파티션을 찾아내어 움직임 벡터를 생성하게 하였다. 설계된 움직임 추정기는 가변 블록 크기를 지원하며 하나의 매크로블록의 연산을 하는데 328 사이클이 소요된다. 논문 [6]이 로컬메모리를 사용하는 것과 달리, 본 논문은 로컬메모리를 사용하지 않는다.

• 한국컴퓨터정보학회논문지
• /
• 제18권11호
• /
• pp.77-86
• /
• 2013

본 논문에서는 동영상의 주요 컨텐츠를 보존하면서 영상의 크기를 변환하는 고속 동영상 리타겟팅 기법을 제안한다. 기존의 Seam Carving에서는 seam을 하나씩 구할 때마다 누적 에너지의 갱신이 발생하며, 여기서 누적 에너지는 동적계획법을 이용하여 계산하기 때문에 전체 연산시간의 지연은 불가피하다. 본 논문에서는 전체 동영상을 특징이 서로 비슷한 scene으로 나누고, 각 scene의 첫 프레임에서는 seam이 될 수 있는 모든 후보들 중 복수개의 seam을 추출하여 누적 에너지의 갱신과정을 줄여 고속화한다. 또한 scene의 두 번째 프레임부터 인접한 프레임 상호간에 상관성을 이용하여, 연속하는 프레임은 누적 에너지를 계산하지 않고 이전 프레임의 seam 정보를 참조한 계산만으로 모든 seam을 추출한다. 따라서 제안하는 시스템은 누적 에너지에 계산되는 연산량을 대폭 줄였으며 전체 프레임의 분석도 필요하지 않아 고속화가 가능하고, 컨텐츠의 떨림 현상은 발생하지 않는다. 실험 결과는 제안하는 방법이 처리 속도와 메모리 사용량 면에서 실시간 처리에 적합하고, 영상이 가지고 있는 컨텐츠를 보존하면서 영상의 크기를 조절할 수 있음을 보여준다.

• 디지털융복합연구
• /
• 제20권3호
• /
• pp.343-348
• /
• 2022

최근 급격한 기술의 발달로 다양한 시스템에서 발생하는 데이터양이 증가하고 있으며, 많은 양의 빅데이터(big data)를 처리해야 하는 엔터프라이즈 서버(enterprise server)와 데이터 센터(data center)의 경우 비용이 증가하더라도 높은 안정성과 고성능의 저장 장치를 적용하는 것이 필요하다. 이러한 시스템에서는 고성능의 읽기/쓰기 성능을 제공하는 SSD(solid state disk)를 저장 장치로 사용하는 경우가 많다. 그러나, 페이지 단위로 읽기 쓰기를 하고 블록단위로 지우기 연산을 해야하고 쓰기 전 지우기 연산을 수행해야 하는 특징 때문에 중복 쓰기가 다발할 경우 성능이 저하되는 문제가 있다. 따라서 이러한 성능 저하 문제를 지연시키기 위해 SSD의 내부적으로 초과 제공(over-provision) 기술을 적용하고 있다. 그러나 초과 제공 기술은 성능 대신 많은 저장공간의 비용을 소모하는 단점이 있기 때문에 적정 성능 이상의 비효율적인 기술의 적용은 과대한 비용을 지불하게 만드는 문제가 있다. 본 논문에서는 SSD에서 다양한 초과 제공을 적용하였을 때 발생하는 성능과 비용을 측정하고, 이를 기반으로 시스템에 최적화된 초과 제공 비율을 예측하는 방법을 제안했다. 본 연구를 통해 빅데이터를 처리하는 시스템에서 성능의 요구사항을 만족하기 위한 비용과의 절충점(trade-off)를 찾을 수 있을 것으로 기대한다.

• 대한전자공학회논문지TC
• /
• 제38권10호
• /
• pp.1-9
• /
• 2001

ATM-PON(Passive Optical Network)에서 OLT(Optical Line Termination)가 ONU(Optical Network Unit)에게 동적으로 대역폭을 할당하기 위하여 MAC(Medium Access Control) 프로토콜이 필요하다. 이를 통하여 OLT는 ONU의 정보를 수집하고 각 ONU에게 효율적으로 승인을 제공한다. MAC 프로토콜의 두 가지 중요한 기능은 승인 요청 절차와 승인 분배 알고리즘이다. 후자는 TC(Transmission Convergence) 기능모듈에서 연산 량이 가장 많은 부분이며, 칩 면적에서 비교적 큰 부분을 차지하고, 전체 동작 속도를 제한하는 요소가 되기도 하며, 각 트래픽에 대한 서비스 품질을 보장할 수 있도록 설계되어야 한다. 본 논문에서는 MAC을 FPGA를 이용하여 구현하며, 이것은 활동중인 ONU의 수와 큐 길이 정보에 따라 동적으로 대역폭을 할당하며, 각 ONU의 셀 지연변이를 최소화하기 위하여 승인을 등 간격으로 배분한다. 동적인 대역할당을 위하여 MAC 스케쥴러의 구조는 프로그램 가능한 look-up 테이블을 가지고 있다. 또한 이 구조는 단순하면서도 적은 칩 면적과 적은 지연시간을 가지고 있다.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.1-9
• /
• 2009

가산기는 기본적인 산술 연간 장치로써, 산술 연산 시스템 전체의 속도 및 전력소모에 결정적인 역할을 한다. 단일 비트 전가산기의 성능을 향상시키는 문제는 시스템 성능 향상의 기본적인 요소이다. 주 논문에서는 기존의 모듈 I과 모듈III를 거쳐 출력 Cout을 갖는 XOR-XNOR 구조와는 달리 모듈 I을 거치지 않고 입력 A, B, Cin에 의해 모듈III를 거쳐 출력 Cout을 갖는 새로운 구조를 이용한다. 최대 5단계의 지연단계를 2단계로 줄인 전가산기를 제안한다. 따라서 Cout 출력속도가 향상되어 리플캐리 가산기와 같은 직렬연결의 경우 더욱 좋은 성능을 나타내고 있다. 제안한 1Bit 전가산기는 static CMOS, CPL, TFA, HPSC, TSAC 전가산기에 비해 좋은 성능을 가지고 있다. 가장 좋은 성능을 나타내는 기존의 전가산기에 비해 4.3% 향상된 지연시간을 가지며 9.8%의 향상된 PDP 비율을 갖는다. 제안한 전가산기 회로는 HSPICE 툴을 이용하여 $0.18{\mu}m$ CMOS 공정에서 전력소모 및 동작속도를 측정하였으며 공급전압에 따른 특성을 비교하였다.

• 전자공학회논문지C
• /
• 제35C권11호
• /
• pp.21-30
• /
• 1998

본 논문에서는 FPGA를 이용하여 산업용 구동장치로 널리 사용되고 있는 유도 전동기의 디지털 전류 제어시스템을 구현하였다. 이를 위해 VHDL을 이용하여 FPGA를 설계하였으며 이 FPGA는 PWM 발생부, PWM 보호부, 회전속도 검출부, 프로그램 폭주 방지부, 인터럽트 발생부, 디코더 로직부, 신호 지연 발생부 및 디지털 입·출력부로 각각 구성되어있다. 본 FPGA의 설계시 고속처리의 문제점을 해결하기 위해 클럭전용핀을 활용하였으며 또한 40 MHz에서도 동작할 수 있는 삼각파를 만들기 위해 업다운 카운터와 래치부를 병렬 처리함으로써 고속화하였다. 특히 삼각파와 각종 레지스터를 비교 연산할 때 많은 팬아웃 문제에 따른 게이트 지연(gate delay) 요소를 줄이기 위해 병렬 카운터를 두어 고속화를 실현하였다. 아울러 삼각파의 진폭과 주파수 및 PWM 파형의 데드 타임 등을 소프트웨어적으로 가변 하도록 하였다. 이와 같은 기능들을 FPGA로 구현하기 위하여 퀵로직(Quick Logic)사의 pASIC 2 SpDE와 Synplify-Lite 합성툴을 이용하여 로직을 합성하였다. 또한 Verilog HDL 환경에서 최악의 상황들(worst cases)에 대한 최종 시뮬레이션이 성공적으로 수행되었다. 아울러 구현된 FPGA를 84핀 PLCC 형태의 FPGA로 프로그래밍 한 후 3상 유도전동기의 디지털 전류 제어 시스템에 적용하였다. 이를 위해 DSP(TMS320C31-40 MHz)와 FPGA, A/D 변환기 및 전류 변환기(Hall CT) 등을 이용하여 3상 유도 전동기의 디지털 전류 제어 시스템을 구성하였으며, 디지털 전류 제어의 효용성을 실험을 통해 확인하였다.

• 한국음향학회지
• /
• 제28권3호
• /
• pp.229-238
• /
• 2009

본 논문에서는 TMS3320F2812 신호처리기를 이용하여 가야금과 태평소의 사운드 엔진을 구현하였다. Commuted Waveguide Synthesis (CWS) 기반의 가야금과 태평소 모델을 신호처리기에 탑재하고 악기 선택 버튼을 두어 해당 악기의 사운드 샘플을 매 일정 시간마다 합성하도록 하였다. 합성음은 SPI 통신을 이용하여 DAC로 전송되며 오디오 인터페이스를 거쳐 스피커를 통해 재생된다. 합성 모델의 지연 라인은 합성음의 피치를 조절하는데, 이 지연라인의 길이를 결정하기 위해 GPIO를 이용하여 한 샘플을 합성하는데 필요한 시간을 측정하였다. 가야금은 $28.6{\mu}s$, 태평소는 $21{\mu}s$가 소요되었다. 태평소와 가야금의 동시 발음수를 고려하였을 때 태평소는 동시 발음수 1을 가지므로 $21{\mu}s$, 가야금은 일반적으로 동시 발음수가 2이므로 $57.2{\mu}s$의 연산시간이 필요하다. 이는 실시간 연주가 충분히 가능한시간이다. 제안한 사운드 엔진의 경우, 인터럽트 서비스 루틴에서 각 사운드 샘플의 합성과 DAC로의 전송이 일어난다. 인터럽트 서비스 루틴은 시스템의 안정성을 보장하기 위해 타이머의 주기 매칭 이벤트를 이용하여 $60{\mu}s$마다 주기적으로 호출된다. 이와 같이 합성된 음을 녹음하여 원음과 스펙트럼으로 비교한 결과, 가야금은 원음과 매우 유사한 음을 합성할 수 있었고, 태평소는 '무(無), 황(黃), 태(太), 중(仲)' 음을 제외한 나머지 음에 대해서 태평소의 음색을 잘 표현하는 음을 합성 할 수 있었다.

• 한국통신학회논문지
• /
• 제32권6B호
• /
• pp.325-333
• /
• 2007

설계된 HW IP를 응용수준에서 제어하기 위해 OS상에서의 디바이스 드라이버가 요구된다. 디바이스 드라이버의 개발은 하드웨어와 OS에 대해 시스템 개발자의 정확한 이해가 필요하며 하드웨어 개발 기간과 비용의 많은 부분을 차지한다. 본 논문에서는 OS정보, 하드웨어 특징정보를 이용하여 OS에 따른 디바이스 드라이버를 인터페이스 회로와 함께 자동 생성하는 시스템의 구축에 대해 제시한다. 제안한 시스템에서는 효율적인 디바이스 드라이버 자동생성을 위해 디바이스 드라이버의 기본골격과 함수 모듈 코드, 헤더파일 테이블 등을 라이브러리로 구축하여 입력 데이터에 따라 선택되어 디바이스 드라이버가 자동생성 되도록 하였다. 제안된 방법으로 ARM922T 코어에 삼성 3.5인치 TFT-LCD를 장착하여 커널버전 ARM-Linux 2.4.19를 탑재한 후 디바이스 드라이버를 자동 생성하여 커널에 등록한 뒤 하드웨어에 write 연산을 실행하는데 걸린 시간을 비교한 결과 매뉴얼로 설계한 디바이스 드라이버에 비해 1.12%의 감소를 보였다. 커널 컴파일 후의 코드 사이즈는 0.17%의 증가를 보였다. 생성된 디바이스 드라이버는 응용프로그램 레벨에서 하드웨어를 제어할 때 발생하는 지연시간을 고려하면 실제 성능의 차이가 없음을 보인다. 본 논문에서 제안한 시스템을 사용하여 시스템 개발기간을 단축할 수 있다.

• 한국통신학회논문지
• /
• 제32권9C호
• /
• pp.801-809
• /
• 2007

LDPC 부호는 4G 이동통신 시스템에 적합한 오류 정정 부호이다. 그러나 알고리듬의 특성상 좋은 BER 성능을 위해서는 반복 복호에 의한 많은 연산량이 요구된다. 본 논문에서는 복호지연과 전력 소모에 대한 복호기의 성능을 증가시키기 위하여 반복 복호 횟수를 줄이는 알고리듬에 대하여 제안한다. 제안된 알고리듬은 현재 LLR 복호값과 이전 LLR 복호값 사이의 변화를 측정하고 변화 방향을 예측하며, 패리티 검사식을 만족시켜 수렴속도를 높이도록 LLR 값의 sign 비트를 반전시킨다. 실험결과, 제안한 방법은 BER 성능의 감소 없이 반복 복호 횟수를 약 33% 정도 줄이는 것이 가능하며 감소된 반복 복호 횟수에 비례하여 소모 전력도 감소시킬 수 있다.

• 한국항공우주학회지
• /
• 제37권4호
• /
• pp.350-358
• /
• 2009

본 논문은 재진입 비행체의 TAEM 구간 유도와 제어에 관하여 기술 하였다. TAEM 구간은 공기의 밀도와 비행체의 속도의 범위가 큰 특징을 가지고 있으며, 이들 조건하에 TAEM 구간의 유도를 위한 궤적과 비행체의 상태값을 최적화하였다. 최적화된 상태값은 7가지의 상태이며, 상태값은 Down-range, Cross-range, 비행체의 고도, 속도, 경로각, 방위각, 그리고 비행 거리이다. 최적화 연산을 수행하기 위하여 DIDO 프로그램을 사용하였다. 재진입 비행체의 제어를 위하여 인공 신경망을 이용한 되먹임 선형화 제어법을 사용하였다. 비행체의 동역학 모델은 역전파 모델을 통하여 근사화 되고, 근사화된 동역학 모델과 지연된 제어 입력, 플랜트 출력으로부터 새로운 제어 입력을 생성하게 된다. 이를 이용하여 본 논문에서는 앞서 최적화된 7가지의 상태값을 추종하는 결과를 보였다.