• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.398-398
• /
• 2011

CIGS/CdS/i-ZnO의 hetero junction으로 구성된 CIGS 태양전지는 적색광 광전류-전압 곡선특성이 백색광 곡선에 비해 크게 왜곡된다. 이는 CdS층의 광흡수에 따른 광전도도의 변화가 pn junction의 에너지밴드구조를 변화시키기 때문으로 알려져 있고, 그 정도는 CdS의 deep level acceptor 트랩의 존재와 같은 CdS 박막의 특성과 밀접한 관련이 있는 것으로 판단된다. 따라서, 백색광과 적색광에 의한 광전류-전압 특성의 차이로부터 CdS 및 CdS/CIGS 계면의 전기, 전자적특성을 평가할 수 있을 것으로 기대된다. 특히, 백색광에 비해 적색광에서는 온도가 내려갈수록 광전류-전압의 왜곡이 훨씬 심해지는 것을 확인하였다. 이러한 왜곡현상은 광세기에 의한 영향은 거의 없고, 백색광과 적색광의 광스펙트럼의 변화에 의해 나타났으며, CdS의 blue photon 흡수 여부와 관련이 있는 것으로 판단된다. CIGS 태양전지는 CdS 증착을 전후로 한 열처리가 광전압을 향상시키는 것으로 알려져 있으므로, 본 연구에서는 그러한 열처리에 의한 CdS/CIGS 계면의 특성 변화를 백색광, 적색광에 의한 저온 광전류-전압 특성 측정을 통하여 분석하였다. 열처리는 CdS를 증착한 후 $100^{\circ}C$ 부터 $250^{\circ}C$ 까지 $50^{\circ}C$ 간격으로 진행하였고, 전류-전압 특성은 100K 부터 300K 까지 10K 간격으로 측정하였다. 백색광, 적색광 저온 광전류-전압 특성의 변화를 열처리에 다른 태양전지 셀효율과 비교 분석하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.308-308
• /
• 2011

6.48 ${\AA}$의 격자 상수를 갖는 InSb 물질은 0.17 eV의 낮은 에너지 밴드갭과 78,000 cm2/Vs의 전자 이동도를 갖는 물질로서 고속의 자성 센서소자, 장파장의 광 검출기 그리고 고속 전자소자 등의 분야에서 많은 주목을 받고 있다. 그러나, 전기적 특성이 우수한 InSb 물질을 소자로 구현하는데 있어서 큰 어려움이 있다. InSb와 격자 크기가 잘 맞으면서 절연이 우수한 기판의 부재가 가장 큰 문제가 되는 부분이다. 즉, 격자 부정합을 최소화하며 동시에 절연기판을 사용함으로써 소자의 특성을 잘 살려야 하는 것이다. 이러한 이유로 인하여 InSb 기반의 소자가 널리 사용되지 못하고 있는 것이다. 현재 범용으로 사용하고 있는 기판은 격자 부정합이 14%인 GaAs, 11%의 InP 그리고 18%의 Si 등이 있다. 이번 발표에서는 GaAs 기판 위에 격자 부정합을 최소화하여 InSb 박막을 최적화 시켜 성장하는 방법에 대해서 소개하고자 한다. InSb 박막 성장하는데 있어 논문으로 보고된 여러 가지 방법들이 있다. 기판과의 격자 부정합을 줄이기 위하여 저온-고온 (L-T)의 의한 메타몰픽(metamorphic) buffer 층을 성장 후 InSb 박막을 성장하는 방법[1] 그리고 단계별 buffer를 성장하는 방법[2] 등을 통해서 많은 진보가 있었다. 하지만, 우리는 GaAs 기판 위에 AlSb 박막을 성장 하면서 동시에 In과 Al의 양을 서서히 변화시키는 grading 기술을 사용하였다. 즉, 물질 각각의 격자상수를 고려하여 GaAs (기판)-AlSb-InAlSb-InSb로 변화를 주어 격자 부정합이 최소가 되도록 하여 만들어진 buffer 위에 InSb 층이 만들어 지도록 하여 GaAs 기판 위에 InSb 박막을 성장 할 수 있었다. grading 기술을 이용하여 만들어진 buffer 위에 성장된 0.3 um의 InSb 박막 층은 상온에서 전자 이동도가 약 38,000 cm2/Vs에 이르는 것을 확인하였다. InSb 박막의 두께가 약 1 um 되어야 30,000 cm2/Vs 이상의 전자 이동도를 얻을 수 있다고 많은 논문을 통해서 보고 되고 있으나 우리는 단지 0.3 um의 InSb 박막두께에서 이와 같은 전기적인 특성을 확인하였기에 이상과 같이 보고 하고자 한다.

• 센서학회지
• /
• 제7권3호
• /
• pp.218-224
• /
• 1998

ZnO 분말과 $Al_{2}O_{3}$ 분말을 1 : 1의 mole 비로 ball milling 시킨 후, 압착하여 펠렛을 제작하였다. 소성시 분위기를 진공으로 유지하기 위하여 각각 $3{\times}10^{-5}$ Torr의 진공도로 석영관에 봉입한 다음 $900^{\circ}C{\sim}1200^{\circ}C$로 소성하였다. 실험결과, $900^{\circ}C{\sim}1100^{\circ}C$까지는 ZnO, $Al_{2}O_{3}$ 및 $ZnAl_{2}O_{4}$의 혼합구조를 보이다가 $1200^{\circ}C$에서 (311), (220)면등의 주된 피크를 갖는 다결정으로 성장하여 $ZnAl_{2}O_{4}$ 삼원화합물의 구조가 확인되었고, 전자현미경촬영에 의해 화합물의 결정화된 입자들이 관찰되었다. 광흡수측정에 의해 에너지 밴드갭은 약 4.53 eV로 계산되었으며, PL 스펙트럼은 소결온도의 상승에 따라 단파장영역으로 이동하여, $1200^{\circ}C$에서 430nm부근에서 발광피크를 보였다.

• 공업화학
• /
• 제25권6호
• /
• pp.577-580
• /
• 2014

CIGS 태양 전지용 cadmium (Cd)-free $In(OH)_xS_y$ 버퍼층을 화학적 용액성장법을 이용해서 형성시켰고 최적 반응시간을 파악하였다. 투과율 측정과 함께 이온집적빔 시스템으로 직접 박막을 관찰해서 박막성장 조건을 최적화 하였으며 X선 회절분석법과 X선 광전자 분광법, 주사현미경을 이용해서 박막의 특성을 파악하였다. 그 결과 $In(OH)_xS_y$ 버퍼층의 증착을 위한 최적 반응 시간은 온도 섭씨 $70^{\circ}$의 조건에서 20 min임을 확인하였으며, 이때의 버퍼층의 두께는 57 nm 가량이었고 밴드갭 에너지는 2.7 eV를 나타내었다. 아울러 molybdenum (Mo)층과 CIGS층 위에서 $In(OH)_xS_y$ 버퍼층을 형성시키는 경우에 XPS 피크의 차이는 볼 수 없었다.

• 한국세라믹학회지
• /
• 제41권1호
• /
• pp.57-61
• /
• 2004

Zinc Oxide (ZnO)은 wurtzite 결정구조를 가지고 있으며, 밴드갭 에너지가 약 3.3eV로 반도성 산화물이다. $In_2O_3$이 첨가된 ZnO 박막을 점자빔증착법을 이용하여 1737F 유리기판에 제조하였다. $400^{\circ}C$의 증착온도에서 $In_2O_3$의 첨가량에 따른 ZnO 박막의 결정성, 미세구조를 비롯한 전기.광학적 특성을 조사하였다. 첨가되는 $In_2O_3$의 양에 따라 투명전도성 산화막으로써의 ZnO 박막의 특성이 변화되었다. $In_2O_3$의 첨가량이 감소할수록 비정질상에서 결정성의 ZnO 막을 얻을 수 있었다. 0.2at%의 $In_2O_3$가 첨가된 출발물질에서 제조된 $In_2O_3$-doped ZnO막은 약 $6.0 {\times} 10^{-3} {\Omega}cm$ 정도의 비저항값과 가시광선 영역에서 85% 이상의 광투과도를 나타내었다.

• 한국자기학회지
• /
• 제15권2호
• /
• pp.137-141
• /
• 2005

Spinel계 유화물 $Zn_xFe_{1-x}Cr_2S_4$(x=0.05, 0.1, 0.2)에 대하여 X선 회절법, 자기저항측정, $M\ddot{o}ssbauer$ 분광법을 이용하여 CMR 특성과 자기적 성질을 연구하였다. 결정구조는 상온에서 입방정으로 정상 spinel 구조를 갖는 것으로 나타났다. 자기저항 실험결과 160K 부근 이하에서는 반도체적 전기전도 특성을 보이며, Curie 온도부근에서 최대자기저항 온도가 나타났다. Zn 조성값이 증가함에 따라 Jahn-Teller 효과에 의한 완화 현상이 증가되었으며, 전기 사중극자 이동값 역시 증가되고, 초미세 자기장값은 감소하였다. CMR 특성은 heterovalency에 의한 이중교환 상호작용이나, $Fe^{2+}$와 $Cr^{3+}$ 그리고 $Fe^{3+}$ 사이의 삼중교환 상호작용과는 다른 동적 Jahn-Teller 효과에 의한 도체-반도체전이와 절반 금속성 에너지 밴드구조에서 스핀전자 전이에 의하여 발생되는 것으로 예측된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.273-273
• /
• 2011

현재 사용되고 있는 플로팅 게이트를 이용한 플래시 메모리 소자는 비례축소에 의해 발생하는 단 채널 효과, 펀치스루 효과 및 소자간 커플링 현상과 같은 문제로 소자의 크기를 줄이는데 한계가 있다. 이러한 문제를 해결하기 위하여 silicon nitride와 같은 절연체를 전자의 트랩층으로 사용하는 charge trap flash (CTF) 메모리 소자에 대한 연구가 활발히 진행되고 있다. CTF 메모리 소자의 전기적 특성에 대한 연구는 활발히 진행 되었지만, 수치 해석 모델을 사용하여 메모리 소자의 전하수송 메커니즘을 분석한 연구는 매우 적다. 본 연구에서는 수치 해석 모델을 적용하여 개발한 시뮬레이터를 사용하여 CTF 메모리 소자의 프로그램 동작 시 전하수송 메커니즘에 대한 연구를 하였다. 시뮬레이터에 사용된 모델은 연속방정식, 포아송 방정식과 Shockley-Read-Hall 재결합 모델을 수치해석적 방법으로 계산하였다. 또한 CTF 소자 프로그램 동작 시 트랩 층으로 주입되는 전자의 양은 Wentzel-Kramers-Brillouin 근사 법을 이용하여 계산하였다. 트랩 층에 트랩 되었던 전자의 방출 모델은 이온화 과정을 사용하였다. 게이트와 트랩 층 사이의 터널링은 Fowler-Nordheim (FN) tunneling 모델, Direct tunneling 모델, Modified FN tunneling 모델을 적용하였다. FN tunneling 만을 적용했을때 보다 세가지 모델을 적용했을 때가 더 실험치와의 오차가 적었다. 그 이유는 시뮬레이션 결과를 통해 인가된 전계에 의해 Bottom Oxide 층의 에너지 밴드 구조가 변화하여 세가지 tunneling 모델의 구역이 발생하는 것을 확인 할 수 있었다. 계산된 결과의 전류-전압 곡선을 통해 CTF 메모리 소자의 프로그램 동작 특성을 관찰하였다. 트랩 층의 전도대역과 트랩 층 내부에 분포하는 전자의 양을 시간에 따라 계산하여 트랩 밀도가 시간이 지남에 따라 일정 값에 수렴하고 많은 전하가 트랩 될 수록 전하 주입이 줄어듬을 관찰 하였다. 이와 같은 시뮬레이션 결과를 통해 CTF 메모리의 트랩층에서 전하의 이동에 대해 더 많이 이해하여 CTF 소자가 가진 문제점 해결에 도움을 줄 것이다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.613-613
• /
• 2013

그래핀은 저차원계 구조에서 기인하는 뛰어난 전기적, 물리적, 기계적 성질을 지니고 있어 실리콘 기반 기술을 대체할 전계 효과 트랜지스터 이외에도 투명전극, 초고용량 커패시터, 전계방출 디스플레이 등 다양한 응용분야에 적용 가능하다. 최근에는 이러한 응용 연구분야에서 그래핀과 탄소나노튜브 각각의 단점을 최소화하고 장점을 극대화하기 위한 그래핀-탄소나노튜브 혼성 나노구조에 대한 연구들이 진행되고 있는 추세이다. 이전 연구들에서 환원된 그래핀 산화물(Reduced Graphene Oxide, RGO)을 이용한 그래핀-탄소나노튜브 혼성 나노구조가 제작되었는데, 이는 RGO의 제작과정에서 복잡한 공정과 긴 합성과정이 요구될 뿐 아니라, 복합 물질에서 탄소나노튜브의 밀도 제어가 어렵다는 단점을 지닌다. 또한 현재까지 제작된 그래핀-탄소나노튜브 혼성 나노구조의 경우, 열 화학기상증착법으로 합성된 다층(few-layers)의 그래핀과 탄소나노튜브 혼성 나노구조를 제작하였다 [1-6]. 본 연구에서는 우수한 전기적 특성을 가진 단층(monolayer)의 그래핀을 열 화학기상증착법으로 합성한 후, 그래핀 위에 단일벽 탄소나노튜브를 성장시킴으로써 그래핀-탄소나노튜브 혼성 나노구조를 제작하였다. 합성된 그래핀-탄소나노튜브의 구조적 특징은 주사 전자 현미경과 라만 분광기 측정을 통해 확인하였고, 촉매의 표면 형상 및 화학적 상태는 원자힘 현미경과 X선 광전자 분광법을 통해 확인하였다. 또한 그래핀 기반의 전계 효과 트랜지스터의 경우, 상온에서 그래핀은 우수한 전하 이동도를 가지며 웨이퍼 스케일에서 제작하기 쉬우나 밴드 갭이 없으므로 높은 Ion/Ioff를 가지는 그래핀 기반의 트랜지스터를 만드는 것이 과제이다. 반면 탄소나노튜브는 큰 에너지 갭을 가지고 있으므로 높은 Ion/Ioff를 구현하는 소자 제작이 가능하다. 그리하여 제작된 그래핀-탄소나노튜브 혼성 나노구조의 소자 제작을 통해 전기적 특성을 조사하였다.

• 대한전자공학회논문지SD
• /
• 제38권6호
• /
• pp.390-397
• /
• 2001

GIDL(Gate-Induced Drain-Leakage)을 줄일 수 있는 새로운 구조의 ESD(Elevated Source Drain) MOSFET을 제안하고 분석하였다. 제안된 구조는 SDE(Source Drain Extension) 영역이 들려진 형태를 갖고 있어서 SDE 임플란트시 매우 낮은 에너지 이온주입으로 인한 저활성화(low-activation) 효과를 방지 할 수 있다. 제안된 구조는 건식 식각 및 LAT(Large-Angle-Tilted) 이온주입 방법을 사용하여 소오스/드레인 구조를 결정한다. 기존의 LDD MOSFET과의 비교 시뮬레이션 결과, 제안된 ESD MOSFET은 전류 구동능력은 가장 크면서 GIDL 및 DIBL(Drain Induced Barrier Lowering) 값은 효과적으로 감소시킬 수 있음을 확인하였다. GIDL 전류가 감소되는 원인으로는 최대 전계의 위치가 드레인 쪽으로 이동함에 따라 최대 밴드간 터널링이 일어나는 곳에서의 최대 전계값이 감소되기 때문이다.

• 한국통신학회논문지
• /
• 제25권7A호
• /
• pp.1028-1036
• /
• 2000

본 논문에서는 웨이블릿 변환을 이용한 오류에 강인한 영상 압축 기법을 제안하였다. 공간·주파수 영역에서 웨이블릿 계수들의 통계적 특성, 에너지 특성, 방향 특성을 이용한 제로트리 기법은 높은 압축 성능을 나타낸다. 하지만, 제로트리 부호와 기법은 부호에 따른 부호화 되는 계수의 수가 다르기 때문에 오류에 민감하게 반응하여 한 개의 오류가 전체 영상에 확산되어 영향을 미치게 된다. 제안 알고리듬에서는 SPIHT(Set Partitioning in Hierachical Trees) 알고리듬을 이용한 제로트리 기법으로 영상을 부호화한다. 그리고 부호화 계수들을 부밴드간 상관도를 이용하여 비트열을 다수의 블록으로 분리하고 비트 재구성 알고리듬을 이용하여 같은 크기의 블록으로 만든다. 이 과정으로 효율적인 비트 할당과 오류의 전파를 해당 블록으로 제한하여 오류가 없거나 적은 환경에서는 제로트리 압축 기법과 유사한 성능을 보이며 오류가 많은 환경에서는 제로트리 압축 기법 및 기존의 오류에 강인한 압축보다 더 효율적으로 부호화 할 수 있다.