• 한국정보통신학회논문지
• /
• 제16권3호
• /
• pp.558-564
• /
• 2012

Sol-gel 법으로 Eagle 2000 유리 기판 위에 Ga 도핑 농도와 열처리 온도에 따른 GZO 박막을 제작하여, 전기적 및 광학적 특성을 조사하였다. 1 mol% Ga 이 도핑되고 $600^{\circ}C$에서 열처리한 GZO 박막에서 가장 우수한 (002) 배향성이 관찰되었다. Hall 측정 결과, Ga 도핑 농도가 증가함에 따라 segregation 효과로 인한 캐리어 농도의 감소와 비저항 값의 증가가 관찰되었다. 1 mol% Ga 이 도핑되고 $600^{\circ}C$에서 열처리한 GZO 박막에서 가장 큰 캐리어 농도($9.13{\times}10^{18}cm^{-3}$)와 가장 낮은 비저항 ($0.87{\Omega}cm$) 값을 나타내었다. 모든 박막은 가시광 영역에서 약 80 % 이상의 투과율을 보였으며, Ga 농도가 1 에서 4 mol% 로 증가함에 따라 에너지 밴드 갭이 좁아지는 Burstein-Moss 효과가 관찰되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.230-230
• /
• 2010

질화갈륨 기반의 III족-질화물 계열의 반도체 물질은 녹색-자외선 영역의 발광다이오드에 응용되어 왔으며 고효율, 고휘도 발광소자의 구현 및 성능 향상을 위해 많은 연구가 진행되었다. 일반적으로 널리 사용되어온 c축 방향으로 성장된 질화갈륨 기반 발광다이오드에서는 활성층의 에너지 밴드구조가 내부전기장에 의해 변형되어 전자와 정공의 재결합 확률이 저하된다. c축 방향으로 형성되는 내부전기장은 축방향으로의 자발적 분극화와 높은 압전 분극 현상에 기인한다. 이와 같은 분극 성장에서의 내부양자효율 저하 현상을 해결하기 위하여 내부 전기장이 존재하지 않는 a축과 m축과 같은 무분극 방향으로의 성장이 집중적으로 연구되고 있다. 현재 사파이어 기판위에서 무분극 성장된 박막은 높은 밀도의 결함이 발생하여 고품위의 발광다이오드 동작에 어려움을 겪고 있다. 최근 결함 밀도를 낮추고 높은 결정성을 갖는 무분극 질화갈륨 박막을 성장하기 위하여 2-단계 성장 방법, 나노구조층 삽입, 산화규소 마스크 패턴 등 다양한 성장 방법들이 연구되어 주목할 만한 연구 결과들이 보고되고 있다. 다양한 성장 방법들에 의해 성장된 박막들은 고유한 특성들을 보이는데, 특히 박막 성장방법에 따라 박막 내부에 형성되는 깊은 준위의 특성들은 발광다이오드의 소자 특성에도 큰 영향을 미치게 되므로 무분극 박막에서의 깊은 준위에 대한 연구가 필요하다. 본 연구에서는 금속-유기 화학기상증착 방법으로 r면의 사파이어기판 위에 a면의 질화갈륨을 성장시켰다. 고품질의 결정성을 구현하기 위해 저온 핵형성층, 3차원 성장층, 2차원 중간온도 성장층, 2차원 성장층의 4개 버퍼층을 사용하였으며, 질화규소 나노구조층을 삽입함으로써 고품 위의 a면 질화갈륨 박막을 구현하였다. 성장된 a면 질화갈륨 박막에 형성된 깊은 준위들은 접합용량과도분광법을 이용하여 분석되었으며 질화규소 삽입층의 유무에 따른 깊은 준위의 특성 차이에 대한 연구를 수행하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.306.2-306.2
• /
• 2014

전자기기의 휴대성과 이동성이 강조되고 있는 현대사회에서 비휘발성 메모리는 메모리 산업에 있어 매우 매력적인 동시에 커다란 잠재성을 지닌다. 이미 공정의 한계에 부딪힌 Flash 메모리를 대신하여 10nm 이하의 공정이 가능한 상변화 메모리(Phase-Change Memory, PRAM), 스핀 주입 자화 반전 메모리(Spin Transfer Torque-Magnetic RAM, STT-MRAM), 저항 변화 메모리(Resistive Random Access Memory, ReRAM)가 차세대 비휘발성 메모리 후보로서 거론되고 있으며, 그 중에서도 ReRAM은 빠른 속도와 낮은 소비 전력, CMOS 공정 호환성, 그리고 비교적 단순한 3차원 적층 구조의 특성으로 인해 활발히 연구되고 있다. 특히 최근에는 질화물 또는 질소를 도핑한 산화물을 저항변화 물질로 사용하는 ReRAM이 보고되고 있는데, 이들은 동작전압이 낮을 뿐만 아니라 저항 변화(Resistive Switching, RS) 과정에서 일어나는 계면 산화를 방지할 수 있으므로 ReRAM의 저항 변화 재료로서 각광받고 있다. 그러나 Cell 단위의 ReRAM 소자를 Crossbar Array 구조에 적용시켰을 때 주변 Cell과의 저항 상태 차이로 인해 전류가 낮은 저항 상태(LRS)의 Cell로 흘러 의도치 않은 동작을 야기한다. 이와 같이 누설 전류(Leakage Current)로 인한 상호간의 간섭이 일어나는 Cross-talk 현상이 존재하며, 공정의 간소화와 집적도를 유지하면서 이 문제를 해결하는 것은 실용화하기에 앞서 매우 중요한 문제이다. 따라서, 본 논문에서는 Read 동작 시 발생하는 Cell과 Cell 사이의 Cross-talk 문제를 해결하기 위해 자가 정류 특성(Self-Rectifying)을 가지는 실리콘 질화물/알루미늄 질화물 이중층(Si3N4/AlN Bi-layer)으로 구성된 ReRAM 소자 구조를 제안하였으며, Sputtering 방법을 이용하여 제안된 소자를 제작하였다. 전압-전류 특성 실험결과, 제안된 구조에 대한 에너지 밴드 다이어그램 시뮬레이션 결과와 동일하게 Positive Bias 영역에서 자가 정류 특성을 획득하였고, 결과적으로 Read 동작 시 발생하는 Cross-talk 현상을 차단할 수 있는 결과를 확보하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2010년도 춘계학술발표대회
• /
• pp.59-59
• /
• 2010

ZnO는 II-VI 족 화합물 반도체로써 상온에서 큰 엑시톤 결합에너지 (~60 meV) 를 가지며 밴드갭이 3.37 eV인 직접 천이형 반도체로 잘 알려진 물질이다. 이러한 ZnO의 물리적 특성은 광학소자로 상용화된 GaN와 유사하기 때문에 LED나 LD등의 광 소자 재료로 주목 받고 있다. 또한 ZnO는 3족 원소 (In, Ga, Al)를 도핑 함으로써 전기적 특성 제어가 가능한 장점을 가지고 있다. 본 연구는 펄스레이저 증착법 (Pulsed Laser Deposition)을 이용하여 Si (111) 기판 위에 ZnO:In 박막을 성장 시켰으며, 도핑된 indium 양에 따른 ZnO 박막의 배향성 변화를 관찰 하였다. X-선 회절 분석법 (X-ray diffraction), 탐침형 원자현미경 (Atomic Force Microscope) 그리고 투과전자 현미경 (Transmission Electron Microscope)을 측정하였다. XRD 측정 결과 un-doped ZnO 박막은 (002) 방향으로 c-축 우선성장 하였다. 그러나 ZnO 박막내의 Indium 양이 증가 할수록 (002) 방향에서 (101), (102), (103) 등의 (101) 방향으로 성장이 변화 하였으며 5 at.% 이상에서는 (100) 방향의 성장이 관찰 되었다. TEM 측정 결과 un-doped ZnO 박막은 columnar 구조로 성장 되었으나, Indium 양이 증가할수록 column의 size가 감소하며, 5 at.% 이상에서 columnar 구조 성장이 거의 관찰되지 않는다. AFM 결과에서는 Indium 양이 증가 할수록 박막의 표면거칠기와 결정립 크기가 감소하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.218-218
• /
• 2010

유기물과 무기물이 결합한 유기물/무기물 나노복합체는 차세대 전자 소자 제작에 있어 저전력 및 높은 생산성으로 인해 유용한 소재로 각광받고 있다. 유기물/무기물 나노복합체에 사용되는 물질 중에서 코어-쉘 구조의 나노 입자를 사용한 나노복합체는 나노 입자의 쉘에 의한 메모리 특성의 변화로 인해 차세대 메모리 소자에 응용하려는 연구가 활발히 진행되고 있다. 그러나 코어-쉘 나노 입자가 분산되어 삽입된 고분자 박막 구조를 사용한 비휘발성 메모리의 쉘에 의한 메모리 특성 변화에 대한 연구는 비교적 미미하다. 본 연구에서는 CdTe-CdSe 나노 입자가 Poly(9-vinylcarbazol) (PVK) 박막에 분산된 구조를 기억층으로 사용하는 비휘발성 메모리 소자의 제작과 CdSe 쉘 층에 의한 메모리 특성의 변화에 대한 관찰을 수행하였다. 코어-쉘 나노입자에서 쉘의 역할을 알기 위하여 CdTe-CdSe 나노 입자와 CdTe 나노 입자를 각각 PVK에 톨루엔을 사용하여 녹여 나노 입자가 분산된 용액들을 제작하였다. 두 용액을 p-Si 기판 위에 스핀 코팅으로 도포한 후에 열을 가해 나노복합체를 형성하고 Al을 게이트 전극으로 증착한다. 제작된 두 가지 Al/CdTe-CdSe나노 입자＋PVK/p-Si 소자와 Al/CdTe나노 입자＋PVK/p-Si 소자는 정전용량-전압 (C-V) 측정 결과 히스테리시스 특성이 관찰되었다. CdTe-CdSe 나노 입자를 포함한 소자의 C-V 곡선의 flatband voltage shift는 0.5 V이고, CdTe 나노입자를 포함한 소자의 C-V 곡선의 flatband voltage shift는 1.1 V이다. CdTe-CdSe 나노 입자가 포함된 소자와 CdTe 나노 입자가 포함된 소자의 flatband voltage shift의 차이가 나타나는 원인에 대하여 에너지 밴드 대역도를 사용하여 설명하였다. 본 연구결과는 코어-쉘 나노 입자를 사용하는 비휘발성 메모리 소자에서 쉘에 의한 메모리 특성 변화에 대한 정보를 제공할 것이다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.215-215
• /
• 2010

실리콘 산화막 ($SiO_2$)의 성장 과정에서 발생하는 $SiO_2$ 층에 포획된 전자-정공, Si-$SiO_2$ 계면 영역의 산화물 고정 전하와 Si-$SiO_2$ 계면의 표면 준위에 포획된 전하와 같은 $SiO_2$ 의 결점에 의해 전계효과 트랜지스터 소자의 전기적 특성을 저하하여 신뢰성을 높이는데 한계점이 발생한다. $SiO_2$ 의 결점에 의한 전계효과 트랜지스터 소자의 전기적 특성 변화에 대한 연구는 활발히 진행되었으나, 전계효과 트랜지스터 소자에서 셀 사이즈가 감소함에 따라 전기적 특성에 대한 연구는 많이 진행되지 않았다. 본 연구에서는 산화나 산화 후 열처리 과정 동안에 생기는 Si-$SiO_2$ 계면에서의 산화물 고정 전하의 위치에 따른 전계효과 트랜지스터 소자의 전기적 특성 변화를 TCAD 시뮬레이션 툴인 Sentaurus를 사용하여 관찰하였다. Si-$SiO_2$ 계면 근처의 실리콘 산화물내에 위치시킨 양전하를 산화물 고정 전하로 가정하여 시뮬레이션 하였다. 또한 40 nm의 전계효과 트랜지스터 소자에서 산화물 고정 전하의 위치를 실리콘 산화 막의 가장자리부터 중심으로 10 nm씩 각각 차이를 두고 비교해 본 결과, $SiO_2$의 가장 자리보다 $SiO_2$의 한 가운데에 산화물 고정 전하가 고정되었을 때 전류-전압 특성 곡선에서 문턱전압의 변화가 더 뚜렷함을 알 수 있었다. 산화물 고정 전하를 Si-$SiO_2$ 계면으로부터 1~5 nm 에 각각 위치시켜 계산한 결과 산화물 고정 전하에 의해 문턱 전압이 전류-전압 특성 곡선에서 낮은 전압쪽으로 이동하였고, 산화물 고정 전하가 Si-$SiO_2$ 계면에 가까울수록 문턱 전압의 변화가 커졌다. 이는 전계효과 트랜지스터 소자에서 Si-$SiO_2$ 계면의 산화물 고정 전하에 의해 실리콘의 전위가 영향을 받기 때문이며, 양의 계면전하는 반도체의 표면에서의 에너지 밴드를 아래로 휘게 만들어 문턱전압을 감소하였다.

• 한국진공학회지
• /
• 제8권1호
• /
• pp.51-54
• /
• 1999

Ar기 처리를 하면서 수소화된 비정질 실리콘(a-Si:H) 박막을 제작하였다. 연속증착할 때의 deposition rate는 1.9 /s 이었으며, Ar기 처리시간을 0.5분, 1분으로 증가시키면 2.8 $\AA$/s, 3.3 $\AA$/s 로 증가하였다. Ar기 처리시간이 2분, 3분일 때는 3.3 $\AA$/s 로 일정하였다. Ar기 처리시간을 증가시키면 광학적 밴드 갭과 박막내의 수소량이 증가하다가 약간 감소하는 경향을 보였다. Ar기 처리한 a-Si:H 박막도 Staebler-Wronski 효과를 보였으나, 연속증착된 a-Si:H 보다 광열화 현상이 많이 감소하였다. 1시간의 빛조사에 의하여 연속증착된 a-Si:H 박막의 경우, 상온에서의 전기전도도와 전기전도도 활성화에너지(Ea)는 각각 1/25배, 0.09eV 증가하였다. Ar기 처리를 한 경우, 상온에서의 전기전도도는 1/3배, Ea는 0.03eV 증가하였다. Ar기 처리를 함으로서 a-Si:H 박막의 빛에 대한 안정성을 향상시킬 수 있었으며, 안정성향상에 관한 미시적 과정을 논의하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.352-352
• /
• 2012

MOSFET의 크기는 작아지고 다양한 소자열화 현상으로 신뢰성 문제가 나타나고 있다. 특히 CMOS 인버터에서 PMOS가 'HIGH'일 때 음의 게이트 전압이 인가되고 소자 구동으로 인해 온도가 높아지면 드레인 전류의 절대값은 줄어들고 문턱 전압 절대값과 GIDL전류가 증가하는 NBTI현상이 발생한다. 본 연구에서는 NBTI현상에 따른 열화 특성을 분석하였다. 측정은 드레인과 소스는 접지시킨 상태에서 온도 $100^{\circ}C$에서 게이트에 -3.4V과 -4V의 게이트 스트레스를 인가한 후 게이트 전압에 따른 드레인 전류를 스트레스 시간에 따라 측정하였다. 측정에 사용된 소자의 산화막 두께는 25A, 채널 길이는 $0.17{\mu}m$, 폭은 $3{\mu}m$이다. 게이트에 음의 전압이 가해지면 게이트 산화막에 양전하의 interface trap이 생기게 된다. 이로 인해 채널 형성을 방해하고 문턱 전압은 높아지고 드레인 전류의 절대값은 낮아지게 된다. 또한 게이트와 드레인 사이의 에너지 밴드는 게이트 전압으로 인해 휘어지게 되면서 터널링이 더 쉽게 일어나 GIDL전류가 증가한다. NBTI스트레스 시간이 증가함에 따라 게이트 산화막에 생긴 양전하로 인해 문턱 전압은 1,000초 스트레스 후 스트레스 전압이 각각 -3.4V, -4V일 때 스트레스 전에 비해 각각 -0.12V, -0.14V정도 높아지고 드레인 전류의 절대값은 5%와 24% 감소한다. GIDL전류 역시 스트레스 후 게이트 전압이 0.5V일 때, 스트레스 전에 비해 각각 $0.021{\mu}A$, $67{\mu}A$씩 증가하였다. 결과적으로, NBTI스트레스가 인가됨에 따라 게이트 전압 0.5V에서 0V사이의 드레인 전류가 증가함으로 GIDL전류가 증가하고 문턱전압이 높아져 드레인 전류가 -1.5V에서 드레인 전류의 절대값이 줄어드는 것을 확인할 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.199-199
• /
• 2012

최근 그래핀의 대면적 합성 및 롤투롤 전사 공정의 개발로 그래핀의 상용화가 가시화 되고 있다. 하지만, 그래핀의 독특한 특성인 선형적이고 밴드갭이 없는 에너지 띠 분포 때문에 반도체 소자로서의 직접적인 적용에는 한계가 있다. 이러한 문제를 해결하기 위한 돌파구로써, 그래핀 복합체의 연구와 개발이 활발히 진행되고 있으며 본 연구에서는 그래핀 복합 적층 구조를 다룬다. 이는 디스플레이, 초고속 반도체 소자, 고성능 광전자소자 및 초고감도 센서 등 다양한 분야에 대한 그래핀의 실용화 가능성이 높아진 것을 의미한다. 특히, 높은 가시광 투과도와 낮은 면저항으로 기존 투명 전극에 대표적으로 사용되고 있는 ITO (Indium Tin Oxide)를 그래핀으로 대체하는 것에 관한 연구가 활발히 진행되고 있다. 하지만 그래핀이 높은 전자이동도를 가지는 것에 비하여 비저항과 투과도 측면에 있어서는 ITO의 성능을 뛰어넘지 못하는 실정이다. 따라서 본 연구에서는 ITO가 가지는 취약점인 기판과의 약한 접착력, 높은 취성, 기판과의 열팽창률 차이 등의 공정상 문제점을 극복하고자 하였다. 그래핀 복합 적층 필름은 플라스틱 기판 (PET) 위에 열 화학기상증착법(Chemical Vapor Deposition, CVD)을 이용하여 합성한 그래핀을 전사하고, ITO 용액을 도포한 다음 다시 그래핀을 씌워 제작하여 샌드위치 구조(sandwich structure)를 형성하였다. 완성된 필름은 광학적, 전기적 특성 분석을 수행하였다. 광학적 분석으로는 라만 분광을 이용한 그래핀 품질평가와 파장대에 따른 광 투과도, 그리고 반사도 측정을 하였으며, 전기적 특성은 면저항을 측정함으로써 분석한다. 결함이 적고, 대면적에 걸쳐 한 층을 이루어야 하는 고품질 그래핀의 요구사항에 따라 라만 분광의 G, 2D, D 띠를 분석하였다. G와 2D 띠의 비율을 통해 그래핀의 층 수를, D 띠의 강도를 통해 결함의 유무를 판단하였다. 또한, 가시광 영역에서 90% 이상의 광 투과도를 보여야 하는 투명 소자의 요구사항 달성 정도를 UV-VIS를 이용하여 확인하였다. 마지막으로, 제작한 필름의 면저항 또한 4-프로브 멀티미터를 이용하여 측정하고, 일반적인 터치스크린의 면저항인 $500{\Omega}/sq$를 만족하는지 평가하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.104-104
• /
• 2011

ZnO는 3.37 eV의 넓은 에너지 밴드갭을 갖는 투명 전도성 반도체이며 우수한 전기적, 광학적 특성으로 인해 광원소자 개발을 위한 새로운 물질로 많은 주목을 받아왔다. 더욱이, ZnO는 쉽게 나노구조 형성이 가능하기 때문에 이를 응용한 가스센서, 염료감응태양전지, 광검출기 등의 소자 개발이 활발히 이루어지고 있다. 최근에는 GaN 기반 발광다이오드 (light emitting diode, LED)의 광추출 효율을 향상시키기 위한 ZnO 나노구조 응용에 관한 연구가 보고되고 있다. GaN 기반 LED의 경우 반도체 물질과 공기 사이의 높은 굴절률 차이로 인하여 낮은 광추출 효율을 나타낸다. 이를 해결하기 위한 방법으로 표면 roughening, texturing 등 에칭공정을 이용해 광추출 효율을 개선하려는 연구들이 보고되고 있으나, 복잡한 공정과정을 필요로 하고 에칭공정에 의한 소자 표면 손상으로 전기적 특성이 나빠질 수 있다. 반면 전기화학증착법으로 성장된 ZnO 나노구조를 이용할 때, 보다 간단한 방법으로 쉽고 빠르게 나노구조를 형성할 수 있고 낮은 공정온도를 가지기 때문에 소자의 전기적 특성에 큰 영향을 주지 않는다. 수직방향으로 잘 정렬된 ZnO 나노구조를 갖는 LED의 경우 내부 Fresnel 반사 손실을 효과적으로 줄여 발광 효율을 크게 향상시킬 수 있다. 따라서, ZnO 나노구조의 성장제어 및 성장특성을 분석하는 것은 매우 중요하다. 본 연구에서는 ITO glass 위에 ZnO 나노구조를 성장하고 그 특성을 분석하였다. ITO glass 기판 위에 RF magnetron 스퍼터를 사용하여 Al 도핑된 ZnO (AZO)를 얇게 증착한 후 전기화학증착법으로 ZnO 나노구조를 성장하였다. 농도, 인가전압, 공정시간 등 다양한 공정조건을 변화시키면서 성장 메커니즘을 분석하였고, scanning electron microscope (SEM) 및 X-ray diffraction (XRD)을 통하여 구조 및 결정성 등을 분석하였다. 또한, UV-Visible-NIR spectrophotometer를 사용하여 투과율을 실험적으로 측정하여 ZnO 나노구조의 광학적 특성을 분석하였고, rigorous coupled wave analysis (RCWA) 방법을 사용하여 계면에서 발생하는 내부 반사율을 계산함으로써 나노구조의 효과를 이론적으로 분석하였다.