• Proceedings of the Acoustical Society of Korea Conference
• /
• 1998.06e
• /
• pp.189-192
• /
• 1998

본 논문에서는 희소어레이 구조를 응용한 선형제약형 적응어레이 처리기를 제안하였다. 다경로 환경하에서 간섭신호의 제거에 효과적인 공간유화방법을 사용하여 제안된 어레이 처리기의 성능을 분석평가하였다. 선형어레이와 최적화된 센서간격으로 이루어진 선형어레이와 정상어레이 간의 성능을 비교하였다. 실험결과 최적화된 희소어레이를 이용한 선형제약형 적응어레이의 성능이 정상어레이의 성능에 버금가는 것으로 나타났다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.18-20
• /
• 1999

대용량 데이터의 실시간 처리를 요구하는 멀티미디어 시대에 고성능 입출력을 제공할 수 있는 저장 시스템으로서 디스크 어레이가 보편적으로 사용되고 있다. 비용 효율적인 디스크 어레이가 설계될 수 있도록 디스크 어레이의 성능을 분석할 수 있는 성능 모델의 개발은 중요하다. 큐잉 모델링을 통해서 성능 평가를 할 수 있는 방법으로는 큐잉 이론이나 시뮬레이션을 이용할 수 있다. 디스크 어레이의 병렬 및 병행 처리 특성상 큐잉 이론의 분석적인 방법의 한계성을 인식하고, 본 논문에서는 낮은 수준에서 디스크 어레이 시스템을 추상화한 시뮬레이션 기법을 이요하여 디스크 어레이의 성능 평가를 수행한다. 시뮬레이션을 통해서 산출된 디스크 어레이 요구에 대한 평균 응답 시간, 평균 큐잉 지연, 평균 서비스 시간, 평균 길이 및 디스크 어레이 시스템의 이용률, 처리율 등은 최적화된 디스크 어레이 설계를 위한 시스템의 용량 산정에 활용될 수 있다.

• The Journal of the Acoustical Society of Korea
• /
• v.19 no.4
• /
• pp.77-83
• /
• 2000

The previous synthetic aperture techniques have been investigated to increase signal gain, improve angular resolution and peak-to-sidelobe level ratios for towed line array sonar systems. The synthetic aperture method in this paper is performed for conformal array systems by mapping real elements on an axis to control like a linear array. The proposed method for the conformal array performs coherent processing of subaperture signals at successive time intervals in the beam domain via FFT transformations. This was confirmed by the simulation results and compared to the results from use of the synthetic aperture technique under the conformal array.

• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2003.06a
• /
• pp.280-283
• /
• 2003

어레이 셀 내의 연산에 대한 고성능 처리는 시스톨릭 어레이의 중요한 특징이다. 본 논문에서는 시스톨릭 어레이 구조 내 셀이 또 다른 시스톨릭 어레이 구조를 가지는 슈퍼 시스톨릭 어레이 구조를 제안하고, 그 예로 비트 레블 슈퍼 시스톨릭 정렬기의 설계 및 구현에 대하여 기술한다. 먼저 정규순환방정식으로 표현된 정렬 알고리즘으로부터 워드 레블 1차원 평면 시스톨릭 어레이를 유도한 후 유도된 워드 레블 시스톨릭 어레이를 슈퍼 시스톨릭 어레이로 변환한다. 위의 과정으로 유도된 비트 레블 슈퍼 시스톨릭 정렬기를 RT수준에서 VHDL로 모델링 하여 동작을 검증하였으며, 검증된 비트 레블 슈퍼 시스톨릭 정렬기는 Hynix에서 제공되는 0.35$\mu\textrm{m}$ 셀 라이브러리와 FPGA V200E칩을 사용하여 합성 및 구현되었다.

• ETRI Journal
• /
• v.9 no.1
• /
• pp.65-73
• /
• 1987

반주문형 설계기술중 게이트 어레이 방식의 주요특징은 빠른 설계 시간, 저렴한 개발비용 및 매크로(macro) 셀 라이브러리 정립의 용이함을 들 수 있다. 이러한 장점을 살려 집적회로 설계를 위한 기술개발과정으로 게이트 어레이 방식의 설계과정 및 그 방법에 대하여 기술하였다. 사용된 공정기술은 $3\mum$ N-well CMOS 이며 이에 대한 설계규칙을 정하여 540 게이트 베이스 어레이를 설계하였다. 실제로 이미 정립된 매크로 셀 라이브러리의 셀들을 이용하여 이 베이스 어레이 상에 1-비트 콘트롤러인 ICU를 게이트 어레이 방식으로 설계함으로써 그 제반특성 및 방법을 검토하였다.

• Proceedings of the Acoustical Society of Korea Conference
• /
• spring
• /
• pp.117-120
• /
• 1999

본 논문은 희소어레이의 패턴을 원하는 패턴과 실제 희소어레이의 패턴간의 오차의 계수적 자승치를 최소화하여 최적화하는 방법을 제시한다 센서의 간격이 어레이 중심에 관하여 대칭인 경우와 비대칭인 경우에 대하여 성능을 점검하며, 어레이 공간의 주어진 영역의 오차함수에 성능 향상을 위하여 계수를 적용한다. 주빔 부근의 측면롭의 효과적인 제어를 위하여 지수 함수적인 계수를 제안하였으며 그 결과 측면롭의 수준이 전체적으로 균등하게 분포되는 패턴을 얻을 수 있었다. 이 결과는 입력잡음신호가 어레이 공간상에 균등하게 입사될 때 효과적으로 사용될 수 있다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.2
• /
• pp.28-28
• /
• 2001

능동제어형 전계방출 디스플레이의 전자공급원으로서 능동제어형 전계 에미터 어레이의 회로모델이 제안되었다. 능동제어형 전계 에미터 어레이는 전계방출을 안정화시키고 저전력구동을 위한 수소화 된 비정질 실리콘 박막 트랜지스터와 Spindt형 Mo 전계 에미터 어레이로 구성되었고 같은 유리기판 위에 제작되었다. 비정질 박막 트랜지스터와 Spindt형 Mo 전계 에미터 어레이의 전기적 특성으로부터 추출된 기본 모델 변수는 제안된 능동제어형 전계 에미터 어레이 회로모델에 입력되었고 SPICE 회로 시뮬레이터를 사용하여 특성을 분석하였다. 제작된 소자의 측정값과 DC 시뮬레이션 결과를 비교한 결과 두 값이 상당히 일치함으로써 등가회로 모델의 정확성을 확인하였다. 또한 제작된 소자의 transient 시뮬레이션 결과 전계 에미터 어레이의 게이트 커패시턴스와 TFT의 구동능력이 반응시간에 가장 크게 영향을 끼치고 있음을 확인하였다. 제작된 능동제어형 전계방출 에미터 어레이는 pulse width modulation으로 구동하는 경우 15㎲의 반응시간을 얻었고 이 값으로는 4bit/color의 계조(gray scale)표현이 가능하였다.

• The Journal of the Acoustical Society of Korea
• /
• v.18 no.2
• /
• pp.25-31
• /
• 1999

An array aperture synthesis technique is proposed. The proposed method does not require the condition that the overlapped hydrophones have the identical position in space to estimate the phase correction factors. while the existing ETAM algorithm does. Therefore the proposed method increases the available data applied to extend the effective aperture length of the towed array. From the numerical experiments, the proposed method can reduce the mean square error in estimating the direction of a target signal.

• Journal of KIISE:Computer Systems and Theory
• /
• v.26 no.4
• /
• pp.406-419
• /
• 1999

RSA와 같은 공개키 암호시스템(public-key cryptography system)에서는 512 비트 또는 그 이상 큰수의 모듈러 곱셈 연산을 수행하여야한다. 본 논문에서는 Montgomery 알고리즘을 이용하여 모듈러 곱셈을 수행하는 두 가지의 고정-크기 선형 시스톨릭 어레이를 설계하고 분석한다. 제안된 임의의 고정-크기 선형 시스톨릭 어레이와 파이프라인된 고정-크기 선형 시스톨릭 어레이는 최적의 문제-크기 선형 시스톨릭 어레이로부터 LPGS(Locally Parallel Globally Sequential)분할방법을 적용하여 설계한다. VHDL 시뮬레이션 결과, 밴드이 크기를 4로 하여 분할 시 문제-크기 어레이와 비교하면 수행시간의 지연이 없었으며,어레이의 크기도 1/4로 줄일 수 있었다. 제안된 시스톨릭 어레이는 크기에 제한을 갖는 스마트카드 등에 이용될수 있을 것이다.

• Journal of the Korean Society of Fisheries and Ocean Technology
• /
• v.26 no.3
• /
• pp.295-302
• /
• 1990

In this paper, a methodology for the automatic design of the optimal systolic arrays is proposed. Algorithm transformation is the main mathematical tool on which this methodology is based. Also, technique for partitioning algorithm into systolic arrays is presented. Algorithm partitioning is essential when the size of the computational problem is larger than the size of the array. This study results in (a) reduction of the design time of systolic arrays for given algorithms, (b) CRT display of the structures of systolic arrays, and (c) automatic designing of the optimal systolic array by the criteria such as the number of processing elements, bands, and communication paths. The procedure for these results was programmed using HP BASIC language on HP-9836 computer.