• 대한전자공학회논문지SD
• /
• 제37권1호
• /
• pp.67-74
• /
• 2000

개선된 조건 합 가산기를 이용한 저전력 고속 $54{\times}54$-bit 곱셈기를 설계했다. 지연시간을 감소시키기 위해, Booth's Encoder 없이 높은 압축 율을 갖는 압축기들과 Carry 발생블록을 분리시킨 108-bit 조건 합 가산기를 제안하였다. 또한, 지연시간과 전력소모를 최적화하기 위해 패스 트랜지스터로직을 사용한 설계기법을 제안하였다. 제안된 곱셈기는 기존 곱셈기구조에 비해 약 12%의 지연시간과 5%의 전력소모가 감소하였으며, 0.65${\mu}m$ CMOS(Single-poly, triple-metal)공정을 사용하여 $6.60{\times}6.69mm^2$의 칩 크기와 공급전압 3.3V에서 13.5ns의 지연시간을 갖는다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2002년도 정기총회 및 학술대회
• /
• pp.63-68
• /
• 2002

JPEG2000은 기존의 정지영상압축부호화 방식에 비해 우수한 비트율-왜곡(Rate-Distortion)특성과 향상된 주관적 화질을 제공하며 인터넷, 디지털 영상카메라, 이동단말기, 의학영상 등 다양한 분야에서 적용될 수 있는 새로운 정지영상압축 표준이다. 본 논문에서는 SoC(System on a Chip)설계를 고려한 JPEG2000 인코더의 구조를 제안하고 IP(Intellectual Property)를 설계 및 검증하였다. 구현된 JPEG2000 IP는 DWT(Discrete Wavelet Transform)블록, 스칼라양자화블록, EBCOT(Embedded Block Coding with Optimized Truncation)블록으로 구성되어 있다. IP는 모의실험을 통해 구현 구조에 대한 타당성을 검증하였고, 반도체설계자산연구센터에서 제시한 'RTL Coding Guideline'에 따라 HDL을 설계하였다. 특히, DWT블록은 구현시 많은 연산과 메모리 용량이 필요하므로 영상을 저장할 외부 메모리를 사용하였고, 빠른 곱셈과 덧셈연산을 위한 3단 파이프라인 부스곱셈기(3-state pipeline booth multiplier)와 캐리예측 덧셈기(carry lookahead adder)를 사용하였다. 설계된 JPEG2000 IP들은 삼성 0.35$\mu\textrm{m}$ 라이브러리를 이용하여 Synopsys사 Design Analyzer 틀을 통해 논리 합성하였으며, Xillinx 100만 게이트 FPGA칩에 구현하여 그 동작을 검증하였다. 또한, Hard IP 설계를 위해 Avanti사의 Apollo툴을 이용하여 Layout을 수행하였다.

• 마이크로전자및패키징학회지
• /
• 제15권2호
• /
• pp.37-45
• /
• 2008

본 논문에서는 유기 기판 위에 $100{\mu}m$ 피치를 갖는 플립칩 구조인 Cu(60 um)/SnAg(20 um) 더블 범프 플립칩 어셈블리를 구현하여 이의 리플로우, 고온 유지 신뢰성, 열주기 신뢰성, Electromigration 신뢰성을 평가하였다. 먼저, 리플로우의 경우 횟수와 온도에 상관없이 범프 접속 저항의 변화는 거의 나타나지 않음을 알 수 있었다. 125도 고온 유지 시험에서는 2000시간까지 접속 저항 변화가 관찰되지 않았던 반면, 150도에서는 Kirkendall void의 형성으로 인한 접속 저항의 증가가 관찰되었다 또한 Electromigration 시험에서는 600시간까지 불량이 발생하지 않았는데 이는 Al금속 배선에서 유발되는 높은 전류 밀도가 Cu 칼럼의 높은 두께로 인해 솔더 영역에서는 낮아지기 때문으로 해석되었다. 열주기 시험의 경우, 400 cycle 이후부터 접속 저항의 증가가 발견되었으며, 이는 열주기 시험 동안 실리콘 칩과 Cu 칼럼 사이에 작용하는 압축 변형에 의해 그 사이에 있는 Al 및 Ti 층이 바깥쪽으로 밀려나감으로 인해 발생하는 것으로 확인되었다.

• 한국통신학회논문지
• /
• 제22권11호
• /
• pp.2543-2551
• /
• 1997

본 논문에서는 영상정보를 효과적으로 전송할 수 있는 CDMA(Code Division Multiple Access) 영상 통신 시스템에서 요구되는 영상압축기법, 가변길이 PN 코드, 이들 기법을 적용할 수 있는 두 가지 채널 모형을 제시하고 그 성능을 비교 분석하였다. 원영상을 2차원 DCT(Discrete Cosine Transform)로 압축하고 변환계수를 압축률 O.84bit/pel로 최적 양자화기로 양자화시킨다. CDMA 전송을 위해 각각 5개의 채널과 4개의 채널로 구성된 채널 모델 1과 2를 채택하고 체바세프 맵과 같은 가변길이 PN코드로 대역확산시킨다. 채널 모델 l과 2에 대하여 평균 PN 코드 길이가 각각 44.4와 26.7 칩 일 때 분산이 1.75인 가우시안 잡음 환경하에서 이들 모델을 통해 수신된 영상은 송신한 영상과 시각적으로 동일함을 보였다. 따라서 모델 2가 모델 1이나 고정길이 PN 코드를 사용하는 채널 모델과 비교할때 채널 효율변에서 우수함을 보였다.

• 대한전자공학회논문지SD
• /
• 제40권5호
• /
• pp.335-344
• /
• 2003

웨이블릿 변환에 기반을 둔 영상 압축은 기존의 JPEG과 비교했을 때, 블록 형태의 잡음이 나타나지 않고 화소 당 비트 수를 적게 압축할 때의 화질이 우수하므로 산업계에서 널리 사용되고 있다. 이산 웨이블릿 변환에 의해서 생성되는 계수들은 양자화 과정을 거쳐서 코드 비트 수를 줄이게 된다. 양자화 다음에는 무손실 부호화 과정을 통해서 코드 비트 수를 더 감소시킨다. 본 논문은 생성된 계수들의 통계적 특성을 바탕으로 양자화된 계수들에 대하여 효율적으로 무손실 부호화를 수행하는 새로운 알고리즘을 제시하고 있다. 이산 웨이블릿 변환과 양자화 과정을 결합하여 본 알고리즘을 0.5㎛ 표준 셀 방식의 영상 압축 칩으로 구현한 결과, 효율성과 성능을 확인할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.26-31
• /
• 2009

선형 피드백 쉬프트 레지스터(linear feedback shift register:LFSR) 기반의 효율적인 테스트 압축기법을 제안하였다. 일반적으로 기존의 LFSR 리시딩 기반의 테스트 압축 기법의 성능은 주어진 테스트 큐브 집합내의 최대 할당 비트 수, $S_{max}$에 따라서 변하는 특성을 가지고 있다. 따라서 본 논문에서는 LFSR과 스캔 체인사이에 서로 다른 클럭 주파수를 사용하여 적절하게 스캔 셀을 그룹화 함으로써 $S_{max}$를 가상적으로 감소시킬 수 있었다. 만약 스캔 체인을 위한 클락 주파수보다 n배 느린 클락을 LFSR을 위하여 사용한다면, 스캔 체인내의 연속적인 n 개의 스캔셀들은 항상 동일한 테스트 입력값을 갖게 된다. 따라서 이와 같은 연속적인 셀들에 무상관 비트(don't care bit)를 적절하게 배치하게 되면 압축해야 하는 할당 비트의 수를 줄일 수 있게 된다. 제안하는 방법론의 선능은 스캔셀의 그룹화 알고리듬에 의존적이기 때문에, 그래프 기반의 새로운 스캔 셀 그룹화 알고리듬을 제안하였다. ISCAS 89 벤치마크 회로에 대한 실험을 통하여 제안하는 기법은 기존의 테스트 압축 기법들에 비해서 적은 메모리 용량 및 매우 작은 면적 오버 헤드를 보장할 수 있음을 증명하였다.

• 한국통신학회논문지
• /
• 제27권7A호
• /
• pp.683-694
• /
• 2002

본 논문에서는 2D DWT(Discrete Wavelet Transform)를 이용하여 디지털 영상압축기를 FPGA에서 실시간 동작이 가능하도록 설계하였다. 구현된 웨이블릿을 이용한 영상압축기는 필터링을 수행하는 커널부와 양자화 및 허프만 코딩을 수행하는 양자화/허프만 코더부, 외부 메모리와의 인터페이스를 위한 메모리 제어부, A/D 컨버터로부터 영상을 받아들이기 위한 입력 인터페이스부, 불규칙적인 길이의 허브만 코드값을 32비트의 일정길이로 구성하는 출력 인터페이스부, 메모리와 커널사이 데이터를 정렬하는 메모리 커널 버퍼부, PCI와의 연결을 위한 PCI 입/출력부 그리고 그 밖에 타이밍을 맞추기 위한 여러 작은 모듈들로 구성된다. 열방향 읽기 동작을 행방향 읽기 동작으로 수행하기 위한 메모리 사상방식을 사용하여 외부 메모리에 영상을 저장하고 열방향의 수직 필터링 시 효율적으로 데이터를 메모리로부터 읽을 수 있게 한다. 전체적인 동작은 A/D 컨버터의 필드 신호에 동기하여 전체 하드웨어는 필드 단위로 파이프라인 동작을 하고 필드 단위의 동작은 DWT의 웨이블릿 필터링 레벨에 따라서 동작이 구분된다. 구현된 하드웨어는 APEX2KC EP20K600CB652-7의 FPGA 디바이스에서 11119(45%)개의 LAB와 28352(9％)개의 ESB를 사용하여 하나의 FPGA내에 사상될 수 있었고 부가적인 외부 회로의 필요없이 단일 칩으로써 웨이블릿을 이용한 영상압축을 수행할 수 있었다. 또한 33MHz의 속도에서 초당 30 프레임의 영상을 압축할 수 있어 실시간 영상 압축이 가능하였다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2002년도 추계학술발표논문집
• /
• pp.421-424
• /
• 2002

본 연구에서는 ARM720T core를 사용한 보드에서 머리 전달 함수(HRTF)를 이용한 입체음향 시스템을 구현하였다. ARM720T core를 탑재한 EP7312칩은 저전력 고성능 프로세서로서의 이점을 갖고 있기 때문에 HRTF의 특성을 이용한 입체음향 실시간 구현이 가능하다. 또한 ARM 프로세서를 사용함으로, DAC제어부 부분을 제외한 메인 프로세싱 부분은 ARM 계열의 다른 프로세서에서도 쉽게 사용 가능하단 이점이 있다. HRTF를 이용하여 2채널의 입체음향을 구현하는 방식은 콘볼루션에서 많은 계산량이 소요된다. 본 연구에서는 실시간 구현 시 계산량을 줄이기 위해 시간영역의 콘볼루션을 사용하지 않고 주파수 영역에서의 가중 중복 합산방식을 이용하여 계산하였다. 본 연구의 연구 결과는 가상현실이나 방송음향장비 뿐만 아니라 저전력을 요구하는 휴대용 멀티미디어 기기에서 MP3/AAC/WMA와 같은 오디오 압축 장치부분에 활용되어 질 수 있다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2003년도 춘계학술발표논문집 (중)
• /
• pp.1097-1100
• /
• 2003

본 논문에서는 최근 유선을 대치하기 위해 등장한 여러 가지 근거리 무선통신 방식 중 블루투스 기술과 시스템의 안정성 및 리소스의 효율적 사용을 위한 멀티태스킹이 가능한 RTOS(uC/OS)를 이용하여 투선 비디오 도어폰을 설계 및 구현해 본다. 송신기는 카메라, 비디오 디코더, 영상 압축칩 프로세서(ARM7TDMI), 메모리, 블루투스 모듈 등을 이용하여 임베디드 시스템을 구성하였고, 수신기는 블루투스 모듈을 통해 수신된 영상 데이터를 모니터에 디스플레이 할 수 있다.

• 한국정밀공학회지
• /
• 제30권3호
• /
• pp.278-283
• /
• 2013

While Built-in Spindle is working in machining center, the tool is changed by ATC(Automatic Tool Changer) automatically. However, impurities could be stacked in front of spindle because of chips formation while machining, and positional error between spindle and tool could be generated. Compressed air holes are necessary for removal of the impurities. But, the diameter and number of compressed air hole are different for each built-in spindle in market. In this paper, flow analysis is carried out to find out the efficient figuration of the compressed air hole by using velocity and pressure distributions.