• Electronics and Telecommunications Trends
• /
• v.25 no.5
• /
• pp.97-105
• /
• 2010

모바일과 유비쿼터스 센서 네트워크 센서 시대가 도래함에 따라 가볍고, 작고, 얇고, 멀티기능을 구현할 수 있는 부품에 대한 요구가 증대하고 있다. 이에 대한 여러 가지 솔루션 중 MCM의 개념을 수직 방향으로 확장시킨 3D IC가 최근 각광을 받고 있다. 이는 물리적인 한계에 부딪힌 반도체 집적 공정의 한계를 극복하여 지속적으로 무어의 법칙에 맞춰 집적도를 향상시킬 수 있을 뿐만 아니라 소재와 공정이 달라도 3차원적으로 집적이 가능하여 메모리와 프로세서로 대표되는 디지털 칩뿐만 아니라 아날로그/RF, 수동소자, 전력소자, 센서/액추에이터, 바이오칩 등을 하나로 패키징 할 수 있는 장점이 있기 때문이다. 이를 통해 성능 향상, 경박단소, 저비용의 부품 개발이 가능하기 때문에 미국, 유럽, 일본 등 선도국뿐만 아니라 싱가포르, 타이완, 중국 등에서도 활발한 연구가 진행되고 있으며 CMOS 이미지 센서 모듈 생산에 TSV 기술이 이미 적용되고 있다. 본 고에서는 3D IC를 위한 TSV 및 적층 요소 기술을 소개하고 이를 통해 개발된 사례와 표준화 동향에 대하여 소개하고자 한다.

• Proceedings of the IEEK Conference
• /
• 2001.09a
• /
• pp.935-938
• /
• 2001

본 논문에서는 하드디스크를 내장한 디지털 위성방송 수신기의 설계 및 구현에 대해 기술한다. 디지털 방송 기술의 발달로 인해 방대한 양의 디지털 멀티미디어 데이터의 전송과 접근이 가능해졌다. 이러한 방송 데이터를 실시간으로 저장하기 위한 하드디스크 인터페이스와 방송의 저장과 재생 등 기존 아날로그 비디오 레코더가 가지는 기능 외에 하드디스크의 특성을 이용한 랜덤 액세스 기능 등 디지털 비디오 레코더(DVR)의 기능이 포함된 하드디스크 내장 위성방송 수신기를 개발하였다. 이 수신기는 PC에서 사용되는 파일 시스템보다 멀티미디어 데이터에 적합하도록 디스크 클러스터의 크기와 한정된 메모리를 고려하여 설계된 파일 시스템을 이용해 저장된 멀티미디어 데이터를 효과적으로 관리하는 부분을 포함한다. 이러한 시스템을 이용함으로써 방송의 효과적인 시청과 멀티미디어 데이터의 효율적인 관리가 가능해진다.

• Proceedings of the IEEK Conference
• /
• 2001.09a
• /
• pp.689-692
• /
• 2001

대용량 hard disk를 내장하고 있는 DTV용 PVR(Personal video recorder)에서는 단순히 수신되는 방송 stream을 녹화하고 재생하는 기능 뿐만 아니라 다른 여러 가지의 부가적인 기능들을 지원하는 것이 필요하다. 그 중의 하나가 기존의 아날로그 VCR의 사용자들에게 친숙한 fast-forward play, reverse play, pause 등과 같은 trick mode play기능을 지원하는 것이다. 그러나 MPEG video는 화면간의 상관관계를 이용하여 압축하는 방식을 채택하고 있으므로 재생하고자 하는 frame이 intra frame이 아닌 한 독립적으로 재생할 수가 없어서 trick mode play 기능을 구현하기가 용이하지 않다. 특히 reverse trick mode의 경우에는 original stream에서의 마지막 frame이 먼저 display되어야 하는데 이를 위해 하나의 GOP가 모두 decoding되어야 하므로 더욱 그 구현이 어렵다. 본 논문에서는 reverse trick mode를 구현하기 위한 여러 알고리즘을 소개하고 이에 대한 system 복잡도, 메모리 사용량 성능 등을 분석하고자 한다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2013.06a
• /
• pp.342-343
• /
• 2013

본 논문에서는 유럽의 디지털 라디오 방송 규격인 DAB+(Digital Audio Broadcasting Plus)와 DRM+(Digital Radio Mondiale Plus) 시스템을 수신하기 위한 소프트웨어 기반의 수신 시스템의 설계 및 구현에 대한 연구를 수행하였다. 기존의 아날로그 FM 수신기를 대체할 수 있도록 소프트웨어 기반의 디지털 라디오 수신 시스템을 구현하였으며, 각 시스템의 USB 수신기로부터 방송을 입력받아 메모리 공유기법을 통해 일괄 수신 처리함으로써 시스템의 부하를 감소시킨다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2003.11b
• /
• pp.549-552
• /
• 2003

기존의 셋탑박스는 단순히 디지털 방송물 수신하는 기능에 머물렀다. 그러나 지금은 PVR, 데이터 방송을 지원하는 인터렉티브 어플리케이션, 홈네트워킹 하에서 컨텐츠를 다양하게 처리하는 복합적인 멀티미디어 어플리케이션 등이 탑재된 다기능화된 제품들이 출시되고 있다. 본 시스템은 아날로그 TV와 디지털 TV의 기능을 하나로 합친 유럽향 멀티미디어 셋탑박스를 개발하기 위해 함께 구현되어진 Multimedia Contents Application의 구현에 대해 서술하고 있다. 메모리 스틱을 이용하여 데이터 전달을 수행하는 File Explorer와 함께 멀티미디어 기능을 수행하는 Photo 시bum, Media Player, Juke Box 등을 함께 구현하였다. 오디오, 비디오, 이미지를 디코딩 하기 위한 갖가지 코덱들을 자체적으로 개발하여 최적화시켰다. 또한 좀더 사용자가 친숙한 UI를 위하여 다양한 테스트를 거쳐 사용자 편의적인 UI를 구현하였다.

• The Transactions of the Korean Institute of Electrical Engineers D
• /
• v.53 no.6
• /
• pp.425-432
• /
• 2004

In this paper, we introduce the analog memory fabricated in a 0.35${\mu}{\textrm}{m}$ single poly standard CMOS process. We measured the programming characteristics of the analog memory cell such as linearity, reliability etc. Finally, we found that the characteristics of the programming of the cell depend on the magnitude and the width of the programming pulse, and that the accuracy of the programming within 10mV is feasible under the optimal condition. In order to standardize the characteristics of the cell, we have investigated numbers of cells. Thus we have used a program named Labview and a data acquisition board to accumulate the data related to the programming characteristics automatically.

• The Transactions of the Korean Institute of Electrical Engineers D
• /
• v.50 no.2
• /
• pp.87-92
• /
• 2001

This paper proposes a new content-addressable memory implemented with an analog array which has linear writing and erasing characteristics. The size of the array in this memory is $2{\times}2$, which is a reasonable structure for checking the disturbance of the unselected cells during programming. An intermediate voltage, Vmid, is used for preventing the interference during programming. The operation for reading in the memory is executed with an absolute differencing circuit and a winner-take-all (WTA) circuit suitable for a nearest-match function of a content-addressable memory. We simulate the function of the mechanism by means of Hspice with 1.2${\mu}m$ double poly CMOS parameters of MOSIS fabrication process.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.10a
• /
• pp.953-955
• /
• 2014

최근 차량 충돌 방지를 위한 다양한 기술이 상용화되고 있다. FMCW 기반의 레이더 시스템은 구현의 용이성으로 많은 상용차에서 전면 충돌 방지 시스템에 적용되고 있다. 측면 충돌 방지를 위한 BSD(Blind Spot Detection)와 차선변경 보조 시스템(LCA, Lane Change Assistant system)에서는 전방 레이더보다 인식거리가 줄어들고 갱신율이 낮아지므로 고속 FFT 등을 수행하는 신호처리부를 저가격으로 설계가 가능할 것이다. 본 연구에서는 TI사의 MCU인 F28335를 사용하여 근거리를 인식하는 신호처리부를 설계하였다. 이 MCU는 16채널 12bit ADC와 68KB RAM 및 512KB 플래시 메모리를 내장하고, 150MHz 부동소수점 연산을 지원하여 단일 칩으로 신호처리부의 구현이 가능하다. 구현된 시스템은 20m내외의 거리에 있는 장애물에 대하여 10Hz로 갱신이 가능하여 BSD를 위한 기본 기능이 확인되었다. 이러한 구현은 이전의 고가의 DSP나 FPGA를 사용하지 않고 15$이내의 단일 MCU와 간단한 아날로그 회로로 설계되어 저가격의 시스템으로 상용화가 가능할 것이다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2015.10a
• /
• pp.834-837
• /
• 2015

In this paper, we designed the FPGA hardware-based real-time ECG simulator, which generates an analog ECG signal within the range of 0 to 5 volts and described function. The ECG signal generated by the simulator can be applied to laboratory tests, the medical device, and the calibration study in various ways. ECG signals generated by simulator are obtained with conventional 24bit quantization to generate the signal data, and they are sampled and quantized to 1kHz of the 8-bit resolution when used as actual data. The proposed simulator is implemented using xilix Spartan-3 and data are transmitted through an RS-232 between the PC and the FPGA simulator. The transmitted data are stored in the memory and the stored data are printed out with the analog ECG signal through DAC (0808). It can also control the heart rate (HR) via the two buttons level UP-DOWN. We used existing ECG input rating for the evaluation of the designed system and evaluated differential circuit for obtaining QRS waveform and the output signal. We finally could obtained proper the result.

• Journal of IKEEE
• /
• v.7 no.2 s.13
• /
• pp.245-252
• /
• 2003

We designed a silicon pressure sensor interface circuit with digital calibration capability. The interface circuit is composed of an analog section and a digital section. The analog section amplifies the weak signal from the sensor and the digital section handles the calibration function and communication function between the chip and outside microcontroller that controls the calibration. The digital section is composed of I2C serial interface, memory, trimming register and controller. The I2C serial interface is optimized to suit the need of on-chip silicon microsensor in terms of number of IO pins and silicon area. The major part of the design is to build a controller circuit that implements the optimized I2C protocol. The designed chip was fabricated through IDEC's MPW. We also made a test board and the test result showed that the chip performs the digital calibration function very well as expected.