• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2004.07b
• /
• pp.1129-1133
• /
• 2004

반도체공정 최적화에 소요되는 시간과 경비를 줄이기 위해 신경망 모델이 개발되고 있다. 주로 역전파 신경망을 이용하여 모델이 개발되고 있으며, 본 연구에서는 Radial Basis Function Network (RBFN)을 이용하여 플라즈마 식각공정 모델을 개발한다. 실험데이터는 유도결합형 플라즈마를 이용한 Silicon Carbide 박막의 식각공정으로부터 수집되었다. 모델개발을 위해 $2^4$ 전인자 (full factorial) 실험계획법이 적용되었으며, 모델에 이용된 식각응답은 식각률과 atomic force microscopy로 측정한 식각표면 거칠기이다. 모델검증을 위해 추가적으로 16번의 실험을 수행하였다. RBFN의 예측성능은 세 학습인자, 즉 뉴런수, width, 초기 웨이트 분포 (initial weight distribution-IWD) 크기에 의해 결정된다. 본 연구에서는 각 학습인자의 영향을 최적화하였으며, IWD의 불규칙성을 고려하여 주어진 학습인자에 대해서 100개의 모델을 발생하고, 이중 최소의 IWD를 갖는 모델을 선택하였다. 최적화한 식각률과 표면거칠기 모델의 RMSE는 각기 26 nm/min과 0.103 nm이었다. 통계적인 회귀모델과 비교하여, 식각률과 표면거칠기 모델은 각기 52%와 24%의 향상된 예측정확도를 보였다. 이로써 RBFN이 플라즈마 공정을 효과적으로 모델링 할 수 있음을 확인하였다.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1532-1533
• /
• 2007

Hollow형 미세바늘 어레이는 주사기와 패치의 장점을 결합하여 여러 종류의 약물을 통증 없이, 전달할 수 있게 한다. 본 논문에서는 건식 식각 방법과 습식 식각 방법을 이용하여 hollow형 실리콘 미세바늘 어레이를 제작하는 제작 공정과 그 결과를 제시하였다. 미세바늘 어레이의 형태는 실리콘 웨이퍼의 앞면에서 세 번의 식각 공정을 이용해 제작되었는데, 첫 번째 건식 식각 공정으로 피부에의 침투를 원활히 하기 위해 바늘 끝을 형성하고, 두 번째 건식 식각 공정으로 바늘의 길이를 조절하며, 마지막 HNA solution을 이용한 습식 식각 공정으로 바늘을 더 가늘게 만들면서 끝을 더 날카롭게 식각한다. 바늘을 통해 약물전달이 가능하도록 웨이퍼의 뒷면으로부터 건식 식각 공정을 이용해 약물 주입통로를 형성하였다. 제작된 Hollow형 실리콘 미세바늘 어레이는 $170\;{\mu}m$의 너비와 $230\;{\mu}m$의 길이, 직경 $40\;{\mu}m$의 약물 주입통로를 가지고 있으며, $1\;cm^2$의 시편 위에 $1000\;{\mu}m$의 피치로 $9{\times}9$ 개의 바늘을 형성하였다.

• Journal of the Korean Vacuum Society
• /
• v.4 no.1
• /
• pp.91-103
• /
• 1995

SF6 플라즈마를 이용한 텅스템 실리사이드 식각공정에서 전력, 압력, 전극간 거리, 기판온도 등의 공정변수와 CI2 첨가 기체가 식각율, 이방성, RIE Lag 등의 식각특성에 미치는 영향을 살펴보았다. 입력 전력이 증가할수록 식각율이 증가하였고 RIE Lag는 감소하였다. 식각율은 150mtorr에서 최대가 되었는데 이는 이온과 반응성 라디칼의 공동작용효과가 가장 크게 나타나기 때문으로 생각된다. 또한 압력이 작아질수록 이온의 에너지가 증가하고 이온의 분산현상이 감소하여 RIE Lag이 감소되었다. 전극간 거리가 감소할수록 식각율은 증가하고 RIE Lag은 감소되었으나 이방성은 악화되는 것으로 나타났다. 기판 온도가 증가할수록 표면 반응이 활발해져 총 식각율은 증가하였으며 반응성 라디칼의 도랑 내부로의 확산이 용이하게 이루어져 RIE Lag가 감소하였으나 화학적 식각의 증가로 이방성은 악화되었다. 염소의 첨가량이 증가할수록 도랑 벽면에 보호막이 형성되어 식각율 및 RIE Lag은 감소하였으며 이방성은 향상되는 것으로 나타났다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.177.1-177.1
• /
• 2015

플라즈마 건식 식각공정은 반도체 공정에 있어 증착 및 세정 공정과 함께 중요한 공정중 하나이다. 기존 연구에서는 높은 식각 속도, 종횡비, 대면적에 대한 균일도 증가를 위하여 플라즈마 이온 밀도의 증가와 전자 온도를 감소시키기 위한 노력을 하고 있으며 플라즈마 식각분석 연구에서는 분광학 분석 기법을 활용하여 플라즈마에 의하여 활성화된 식각 가스와 박막 표면의 반응 메커니즘 연구가 진행 중에 있다. 그러나 지금까지의 플라즈마 식각연구에서는 플라즈마 식각 공정에서 발생되는 박막의 damage에 대한 연구는 전무하다. 본 연구에서는 플라즈마 식각과정에서 발생되는 박막 표면의 damage 연구를 위하여 Nano-indenter에 의한 분석 기법을 제시하였다. Nano-indentation 기법은 박막 표면을 indenter tip으로 직접 인가하여 박막 표면의 기계적 특성을 분석하고 이를 통하여 플라즈마에 의한 박막 표면의 물성 변화를 정량적으로 측정한다. 실험에서 플라즈마 소스는 Adaptively Coupled Plasma (ACP)를 사용하였고 식각 가스로는 HBr 가스를 주로 사용하였으며, 플라즈마 소스 파워는 1000 W로 고정 하였다. 연구 결과에 의하면 식각공정 챔버 내 압력이 5, 10, 15 및 20 mTorr로 증가함에 따라 TEOS SiO2 박막의 강도가 7.76, 8.55, 8.88 및 6.29 GPa로 변화되는 것을 측정하였고 bias power에 따라서도 다르게 측정됨을 확인하였다. 이 결과를 통하여 Nano-indentation 분석 기법을 활용하여 TEOS SiO2 박막의 식각공정의 변화에 따른 강도변화를 측정함으로써 플라즈마에 의한 박막 표면의 damage를 정량적으로 측정 가능함을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.277-277
• /
• 2011

디스플레이의 기술발전에 의해 대면적 고해상도의 LCD가 제작되어 왔다. 이에 따라 LCD 점등검사를 위한 Probe Unit의 기술 또한 급속도로 발전하고 있다. 고해상도에 따라 TFT LCD pad가 미세피치화 되어가고 있으며, panel의 검사를 위한 Probe 또한 30 um 이하의 초미세피치를 요구하고 있다. 따라서, 초미세 pitch의 LCD panel의 점등검사를 위한 Probe Unit의 개발이 시급하가. 본 연구에서는 30 um 이하의 미세피치의 Probe block을 위한 Slit wafer의 식각 공정 조건을 연구하였다. Si 공정에서 식각율과 식각깊이에 따른 profile angle의 목표를 설정하고, 식각조건에 따라 이 두 값의 변화를 관측하였다. 식각실험으로 Si DRIE 장비를 이용하여, chamber 압력, cycle time, gas flow, Oxygen의 조건에 따라 각각의 단면 및 표면을 SEM 관측을 통해 최적의 식각 조건을 찾고자 하였다. 식각율은 5um/min 이상, profile angle은 $90{\pm}1^{\circ}$의 값을 목표로 하였다. 이 때 최적의 식각조건은 Etching : SF6 400 sccm, 10.4 sec, passivation : C4F8 400 sccm, 4 sec의 조건이었으며, 식각공정의 Coil power는 2,600 W이었다. 이러한 조건의 공정으로 6 inch Si wafer에 공정한 결과 균일한 식각율 및 profile angle 값을 보였으며, oxygen gas를 미량 유입함으로써 식각율이 균일해짐을 알 수 있었다. 결론적으로 최적의 Slit wafer 식각 조건을 확립함으로써 Probe Unit을 위한 Pin 삽입공정 또한 수율 향상이 기대된다.

• Korean Journal of Materials Research
• /
• v.5 no.4
• /
• pp.397-404
• /
• 1995

반도체 세정공정에서 염기성 세정액(SCI, Standard cleaning 1, $NH_{4}$OH + $H_{2}$O_{2}$ + $H_{2}$O)은 공정상 발생되는 여러 오염물 중 파티클의 제거를 위해 널리 사용되고 있는데, SCI 조성중 $NH_{4}$OH양에 따라 세정 중 실리콘의 식각속도를 증가시킨다. 이 연구에서는 SCI 세정이 CZ(Czochralski)와 에피 실리콘 기판 표면에 미치는 영향을 단순세정과 연속적인 산화-HF 식각-SCI 세정공정을 통해 관찰되었다. CZ와 에피 기판을 8$0^{\circ}C$의 1 : 2 : 10과 1 : 1 : 5 SCI 용액에서 60분까지 단순 세정을 했을 때 laser particle scanner와 KLA사의 웨이퍼 검색장치로 측정된 결함의 수는 세정시간에 따라 변화를 보이지 않았다. 그러나 CZ와 에피 기판을 10분간 SCI 세정후 90$0^{\circ}C$에서 산화 HF식각공정을 4번까지 반복하였을 때 에피 기판 표면의 결함수는 감소하는 반면에 CZ기판에서는 직선적으로 증가하였다. 반복적인 산화-HF 식각-XCI 세정공정을 통해 생성된 CZ기판 표면의 결함은 크기가 0.7$\mu$m 이하의 pit과 같은 형상을 보여주었다. 이들 결함은 열처리 중 CZ 기판내와 표면에 산화 석출물들이 형성, 반복적인 HF 식각-SCI 세정공정을 통해 다른 부위에 비해 식각이 빨리 일어나 표면에 생성되는 것으로 여기어 진다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2008.10a
• /
• pp.583-587
• /
• 2008

본 연구는 LCD 용 비정질 실리콘 박막 트랜지스터의 제조공정에서 가장 중요한 광 식각 공정을 중심으로 전체 공정을 개발하고, 공정의 안정성을 개선하여 소자의 신뢰성을 높이고자 한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 $n^+a-Si:H$ 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 $n^+a-Si:H$ 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 여기서 각 박막의 패터닝은 광 식각 공정으로 각 단위 박막의 특성에 맞는 광식각 공정이 필요하다. 제조한 박막 트랜지스터에서 가장 흔히 발생되는 문제는 주로 광식각공정시 발생하며, PR의 잔존이나 세척 시 얇은 화학막이 표면에 남거나 생겨서 발생되기도 하며, 이는 소자를 파괴시키는 주된 원인이 될 수 있다. 이와 같이 공정에 보다 엄격한 기준의 PR 패터닝, 박막의 식각 그리고 세척 등의 처리공정을 정밀하게 조절하여 소자의 특성을 확실히 개선 할 수 있었다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2006.05a
• /
• pp.177-181
• /
• 2006

반도체를 만드는데 있어서 여러가지 박막을 형성하는 공정이 있다. 이때 가장 많이 쓰이는 방법이 CVD(Chemical Vapor Deposition)방법이나 PVD(Physical Vapor Deposition)방법이다. 이들 방법으로 막을 형성하게 되면, 웨이퍼 이면에도 막이 형성되게 된다. 웨이퍼 후면에 증착된 막은 공정 특성상 두께분포가 균일하지 못하고 다음 공정 중에 웨이퍼 전면을 오염시킬 수 있다. 후면의 박막이 있는 상태로 웨이퍼가 batch 방식의 습식공정이 진행되면, 후면의 박막이 떨어져 나와서 웨이퍼 전면을 오염시키게 된다. 또한 공정에 따라서 기판전면은 식각 시키지 않고 후면만 식각 시키는 경우가 발생하는데, 이때 웨이퍼 아래에 설치된 노즐을 사용하여 웨이퍼 후면의 박막을 식각할 수 있다. 본 연구는 노즐에서 약액이 분사되는 방향과 위치를 조절하여 매엽식 장비에서 웨이퍼 후면의 막을 균일하게 식각 시킬 수 있는 노즐을 제작하고 웨이퍼 후면의 $Si_{3}N_{4}$막을 분당 $1000{\AA}$이상 식각 하였으며 균일도를 5% 이하로 하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.249-249
• /
• 1999

GaN과 같은 III-nitride 반도체 관한 식각 기술의 연구는 blue-emitting laser diode(LD)를 위한 경면(mirror facet)의 형성뿐만아니라 새로운 display 용도의 light emitting diodes (LED), 고온에서 작동되는 광전소자 제조 등에도 그 중요성이 증대되고 있다. 최근에는 III-nitride 물질의 높은 식각속도와 미려하고 수직한 식각형상을 이루기 위하여 ECR(Electron Cyclotron Resonance)이나 ICP(Inductively Coupled Plasma)와 같은 고밀도 플라즈마 식각과 CAIBE(Chemically assisted ion beam etching)를 이용한 연구가 진행되고 있다. 현재 제조되어 지고 있는 LED 및 LD와 같은 광소자의 구조의 대부분은 p-GaN/AlGaN/InGaN(Q.W)/AlGaN/n-GaN 와 같은 여러 층의 형태로 이루어져 있다. 이중 InGaN는 광소자나 전자소자의 특성에 영향을 주는 가장 중요한 부분으로써 현재까지 보고된 식각연구는 undoped GaN에 대부분 집중되고 있고 이에 비해 소자 특성에 핵심을 이루는 InGaN의 식각특성에 관한 연구는 미흡한 상황이다. 본 연구에서는 고밀도 플라즈마원인 ICP 장비를 이용하여 InGaN를 식각하였고, 식각에는 Cl2/CH4, Cl2/Ar 플라즈마를 사용하였다. InGaN의 식각특성에 영향을 미치는 플라즈마의 특성을 관찰하기 위하여 quadrupole mass spectrometry(QMS)와 optical emission spectroscopy(PES)를 사용하였다. 기판 온도는 5$0^{\circ}C$, 공정 압력은 5,Torr에서 30mTorr로 변화시켰고 inductive power는 200~800watt, bias voltage는 0~-200voltage로 변화시켰으며 식각마스크로는 SiO2를 patterning 하여 사용하였다. n-GaN, p-GaN 층 이외에 광소자 제조시 필수적인 InGaN 층을 100% Cl2로 식각한 경우에 InGaN의 식각속도가 GaN에 비해 매우 낮은 식각속도를 보였다. Cl2 gas에 소량의 CH4나 Ar gas를 첨가하는 경우와 공정압력을 감소시키는 경우 식각속도는 증가하였고, Cl2/10%Ar 플라즈마에서 공정 압력을 감소시키는 경우 식각속도는 증가하였고, Cl2/10%CHF3 와 Cl2/10%Ar 플라즈마에서 공정압력을 15mTorr로 감소시키는 경우 InGaN과 GaNrks의 선택적인 식각이 가능하였다. InGaN의 식각속도는 Cl2/Ar 플라즈마의 이온에 의한 Cl2/CHF3(CH4) 플라즈마에서의 CHx radical 형성에 의하여 증가하는 것으로 사료되어 진다.

• Journal of the Korean Vacuum Society
• /
• v.17 no.2
• /
• pp.113-116
• /
• 2008

As the integration in semiconductor display develops, semiconductor process becomes multilayer. In order to form several layer patterns, etching process which uses photoresistor (PR) must be performed in multilayer process. Repeated etching processes which take long time and PR residue cause mortal problems in semiconductor. To overcome such problems, we studied about the solution which eliminates PR effectively by using normal dry and wet etching method using plasma activated PR strip solvent in liquid condition. At first, we simulate the device which activates the plasma and make sure whether gas flow in device is uniform or not. Under activated plasma, etching effect is elevated. This improvement reduces etching time as well as display production time of semiconductor process. Generally, increasing etching process increases environmental hazards. Reducing etching process can save the etchant and protect environment as well.