• Journal of KIISE:Computer Systems and Theory
• /
• v.30 no.2
• /
• pp.59-67
• /
• 2003

This paper addresses how model checking methods can be applied to utilization analysis of system. Measuring a system performance using simulation is an easy task but finding the bottleneck in a certain system is not an easy task. Especially, system is getting complicated and interacts with other systems, which makes the analysis very difficult. As an alternative approach, we show that can specify system utilization properties using temporal logic, and can find a reason of a system performance drop easily using model checking.

• Korean Journal of Logic
• /
• v.16 no.1
• /
• pp.45-59
• /
• 2013

In his book Worlds and Individuals: Possible and Otherwise, Takashi Yagisawa Yagisawa argues that his own theory is better than Lewis's theory by showing that his own theory can deal with important objections to modal realism more successfully than Lewis's. In particular, Yagisawa claims that by adopting modal tenses, he can respond to many important objections to modal realism in a uniform way. In this paper, I argue that Lewis can also successfully respond to Peacocke's objection in an exactly parallel way to Yagisawa's by distinguishing existence at the actual world from existence at other possible worlds and that Yagisawa's response to van Inwagen's objection does not succeed. I conclude that Yagisawa fails to show that his own theory is better than Lewis's.

• Proceedings of the IEEK Conference
• /
• 2003.07a
• /
• pp.454-457
• /
• 2003

대규모 시스템 명세의 올바름을 검증하기 위한 유한상태 LTS(Labeled Transition System)에 기반을 둔 CTL(Computation Tree Logic) 논리 적용의 문제점은 시스템 내부의 병렬 프로세스간 상호 작용으로 인한 상태폭발이다. 그러나 medal mu-calculus 논리를 시스템 안전성 및 필연성 특성 명세에 사용하면, 행위에 의한 순환적 정의가 가능하므로 상태폭발 문제가 해결된다. 본 논문에서는 LTS 로 명세화 된 철도 신호제어용 프로토콜 모델의 안전성 및 필연성 특성을 모형 검사 기법에 의해 검증하기 위해 시제 논리로 사용된 modal mu-calculus를 사용하여 해당 검정 알고리즘을 구현 및 적용하였다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.26 no.12
• /
• pp.1485-1492
• /
• 1999

대규모 시스템 명세의 올바름을 검증하기 위한 유한 상태 LTS에 기반을 둔 CTL논리 적용에 있어 가장 큰 문제점은, 시스템 내부의 병렬 프로세스간의 상호작용으로 인한 상태폭발이다. 그러나 Modal mu-calculus 논리를 시스템 안전성 및 필연성 특성 명세에 사용하면, 행위에 의한 순환적 정의가 가능하므로 상태폭발 문제가 해결 가능하다. 본 논문에서는 LTS로 명세화된 통신 프로토콜 시스템 모델의 안전성 및 필연성 특성을 모형 검사 기법에 의해 검증함에 있어, 시제 논리로 사용된 Modal mu-calculus 안전성 및 필연성 논리식과 CTL 의 안전성 및 필연성 논리식의 극한값이 동일함을 두 논리식을 만족하는 상태 집합이 같다는 것을 보임으로써 증명한다. 증명된 결과는 I/O FSM 모델로 표현된 통신 프로토콜의 안전성 및 필연성 검사를 위해 이론적인 기반으로서, 컴퓨터를 이용한 모형검사 기법에 효과적인 방법으로 응용이 가능하다.Abstract In applying CTL-based model checking approach to correctness verification of large state transition system specifications, the major obstacle is the combinational explosion of the state space arising due to interaction of many loosely coupled parallel processes. If, however, the modal mu-calculus viewed as a CTL-based logic with recursion, is used to specify the safety and liveness property of a given system, it is possible to resolve this problem. In this paper, we discuss the problem of verifying communication protocol system specified in LTS, and prove that a logic expression specifying safety and liveness in modal mu-calculus is semantically identical to the maximum value of the expression in CTL. This relation is verified by the proof that the sets of states satisfying the two logic expressions are equivalent. The proof can be used as a theoretical basis for verifying safety and liveness of communication protocols represented as I/O FSM model.

• Journal of KIISE:Software and Applications
• /
• v.31 no.11
• /
• pp.1560-1567
• /
• 2004

In temporal logic model checking, the number of states is exponentially increased by the size of a model. This is called the state explosion problem. Abstraction, partial order, symmetric, etc. are widely used to avoid the problem. They reduce a number of states by exploiting structural information in a model. Instead, this paper proposes the relay model checking that decomposes a temporal formula to be verified into several sub-formulas and then model checking them one by one. As a result, we solve complex games that can't handle with previous techniques.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.6
• /
• pp.1522-1536
• /
• 1998

In this paper, we present a modeling method for the real-time systems. This method is based on the DARTS (Design Approach for Real-Time Systems) and widely extended to analysis phase. The DARTS method provides a good guideline for the real -time software design, but it uses structured analysis and does not provide a specification language. So. this paper provides extended DARTS modeling techniques to the analysis area based on the objects. Internal behavior of system showed by means of a NPN (Numerical Petri Net) for analysis, and the specification language is provided based on the temporal logic for transition synchronization sequence control. By the example, we identified the proposed method was applied well. And through the reachability graph, we verified whether the deadlocks may occur or not in the analysis phase before the design phase. Thus. it gives easy way to analysis, so that it will lead to the design phase naturally.

• Journal of Korea Game Society
• /
• v.12 no.5
• /
• pp.5-12
• /
• 2012

The information represented by graphic is preferred more than by text to the game generation familiar to computer games in the cognitive style. The learning to solve the math problems represented by graphic is significantly effective to improve learner's problem-solving power in math education. In this paper, we proposed a method of graphic representation of mathematical sentences for effective learning of the game generation. The proposed method arranges the unit informations in the logical structure and represent the logical interrelation between the informations by symbols, line segments, or arrows using the graphic elements with good visibility for the game generation to recognize easily and to understand accurately the logical meaning. The proposed method is able to represent accurately the math sentences until the detail level that appears the tense and the voice of the sentences differently from the previous graphic representation method's ability. The proposed method could be used as learning tools and used widely to represent graphically mathematical informations for the instructional scaffolding of an educational game in oder that the game generation could learn effectively.

• Annual Conference on Human and Language Technology
• /
• 1989.10a
• /
• pp.247-251
• /
• 1989

본 논문은 한국어를 대상으로 하는 자연언어 처리 시스템을 개발하는데 있어서 기초가 되는 지식베이스의 구축에 대하여 논한다. 한국어의 일반문에서 단문을 분리해 내기 위하여 형태소 해석의 결과로부터 도출한 구 단위를 한-일 기계번역 시스템의 구문, 의미 해석기(VCPN) 을 적용하여 절단위로 결합한다. 그리고 이들 단위절에 대하여 대명사의 조응관계, 생략에의 재생을 위한 추론, 부정어, 시제일치 등을 처리하여 논리적 지식베이스를 구성하는 방법을 제안한다. 본 논문은 입력문장에 제한을 두지 않고 단문으로부터 장문에 이르기까지 광범위한 일반문을 대상으로 하여 Horn Clause 이론을 확장한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.04a
• /
• pp.45-47
• /
• 2000

본 연구는 심볼릭 모델 체커 중의 하나인 SMV(Symbolic Model Verifier)를 이용하여 한국전자통신연구원(ETRI)에서 개발한 CCA(Cache Coherent Agent) 보드를 위한 I-Link Bus(Inside Bus)의 몇 가지 특성(property)들을 검증하여 I-Link Bus의 요구사항(requirement)이 만족됨을 보인다. 이 검증에서는 I-Link Bus의 모델을 SMV 입력 언어로 명세하며, 검증할 특성들을 시제 논리(temporal logic)를 이용하여 나타낸다. 검증을 통해서 I-Link Bus와 PIF(Processor Interface), DC(Directory Controller), RC(Remote access cache Controller)모듈들이 중재기 우선 순위, send 우선 순위, 중재 요청 신호의 관리, liveness등의 특성들을 만족한다라는 것을 검증하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10b
• /
• pp.472-474
• /
• 1998

병렬 객체를 이용한 소프트웨어의 개발시, 병렬성에서 기인한 경쟁 조건의 만족 여부나 교착 상태, 기아 상태 등의 오류를 모델의 검증을 통하여 개발의 초기 단계에 발겨하고 수정하는 것은 개발의 효율성을 높일 수 있다. 이러한 병력 객체모델의 검증을 위해서는 객체간의 상호 메시지 교환과 동적 행위를 기술할 수 있는 모델링 언어가 필요하며, 검증하고자 하는 속성을 기술하기 위한 방법이 요구된다. 본 연구에서는 시스템의 모델링을 위해 SPIN에서 사용되는 PROMELA를 쓰레드 기반의 객체 모델링 언어인 SPIN++로 확장하고, 속성의 기술을 위해 확장된 선형 시제 논리를 제안하였으며, 유한 상태에서는 모델 검사(model checking) 도구인 SPIN을 이용하여 검증하는 방법을 제시하고자 한다. 이러한 연구를 통하여 병렬 객체 모델의 정형적인 검증을 수행할 수 있으며, 시스템 개발의 효율성을 높이는 데 도움을 줄 수 있다.