• Proceedings of the Korea Information Processing Society Conference
• /
• 2015.10a
• /
• pp.1082-1084
• /
• 2015

본 논문에서는 신호 시제 논리를 이용하여 순음 생성 시스템을 개발한다. 일반적으로 많이 알려지고 널리 쓰이는 시제 논리는 선형 시제 논리이다. 그러나, 선형 시제 논리로는 다양한 실수 값과 정량적인 시간을 다루지 못하는 문제점이 있다. 그러므로, 본 논문에서는 신호 시제 논리를 이용하여 이러한 문제점을 극복하고, 선형 시제 논리로는 어려웠던 순음 발생기를 신호 시제 논리를 사용하여 개발한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2015.10a
• /
• pp.1078-1079
• /
• 2015

본 논문에서는 신호 시제 논리 명세를 통하여 민방위 경보음을 정형적으로 명세한다. 논리를 기반으로 한 정형 명세는 비정형 명세에 비하여 분명하고, 간결하며, 기계처리가 가능한 이점을 제공한다. 민방위 경보음에 대한 시간의 흐름에 따른 주파수의 변화를 그래프로 그린 후에 이를 신호시제 논리로 명세하고자 한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2012.06b
• /
• pp.253-254
• /
• 2012

상황 인식 시스템에서, 핵심 요소 중의 하나가 서비스 명세이다. 지금까지 서비스 명세를 표현하기 위해서 생성 규칙, 마크업 기반 언어 및 온톨로지 기반 언어 등이 사용되었다. 이들과는 다르게, 본 논문에서는 병행 시스템 및 반응형 시스템의 속성 명세에 널리 사용되는 시제 논리를 이용하여 상황 인식 서비스를 명세하고자 한다.

• Korean Journal of Logic
• /
• v.9 no.1
• /
• pp.173-204
• /
• 2006

최근의 시간에 관한 철학적 논의에서 새로운 무시제 이론가들은 시제 문장들의 진리조건을 무시제 문장들을 통해 부여할 수 있다는 언어철학적 결과를 통해, 시제 사실들과 같은 것들을 받아들일 필요가 없다고 주장함으로써 A-이론을 비판해 왔다. 이 논문에서는 형이상학적 논변을 새롭게 제시함으로써, 언어 철학적인 논변과 달리 B-이론은 유지될 수 없으며, 오히려 A-이론이 시간에 대한 올바른 이론임을 논증하게 된다. 그리고 이러한 논의가 이루어지는 가운데 존속과 변화에 관한 흥미로운 문제들이 다루어지며, 시간 철학에서의 몇몇 개념에 관한 명료화 작업이 이루어진다. 나아가 이를 바탕으로 A-이론과도 B-이론과도 다른 새로운 대안적인 시간 이론이 제시되고, 이 이론이 지니는 특징들과 장점들이 이야기된다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2015.10a
• /
• pp.1085-1087
• /
• 2015

본 논문에서는 심장의 전기활성도를 반영하는 ECG 신호 중 일부를 명세한다. 꾸준히 축적되었고 통용되는 ECG 신호의 비정형 명세를 정형 명세로 바꾸는 과정에서 선형 시제 논리보다 시간을 다루는 명세 및 양적 평가에 유리한 신호 시제 논리(Signal Temporal Logic)를 사용한다. ECG 신호를 감지했다는 가정하에 특징점을 추상화하여 신호를 맹세했고, 양적으로 평가해주는 모델 기발 실시간 ECG 모니터링 시스템의 신속한 개발 필요성을 제시한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2015.10a
• /
• pp.1080-1081
• /
• 2015

기존에 음악치료 시스템이 많이 활용되고 있다. 그러나 시스템 내의 문제가 고정적으로 되어있어서 수정 및 변경을 하기에 많은 불편함이 있다. 따라서 문제 생성의 유연성을 높이고자 신호 시제 논리를 활용한 음악치료 시스템을 개발해 본다.

• Journal of KIISE:Software and Applications
• /
• v.29 no.7
• /
• pp.450-464
• /
• 2002

Many modern complex systems, including most object-oriented systems, have dynamic characteristics that their components are dynamical]y configured during run-time. However, few analysis techniques are available that consider the dynamic nature of systems explicitly. We propose a specification and analysis method for these dynamic systems. We design a new temporal logic, called HDTL, to specify the properties of dynamically evolving systems, and tune up the tableau method for this logic. HDTL incorporates variables and quantifiers that enable the automatic analysis. Using HDTL and the analysis method, we can specify the correctness requirements of systems and check whether the system actually agree with the requirements or not. An experiment shows that HDTL is suitable for specifying dynamic properties and the analysis technique works well.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.10a
• /
• pp.442-444
• /
• 2000

이 논문에서는 산업계의 표준으로 널리 사용되고 있는 객체 지향 시스템의 명세 언어인 UML의 sequence diagram을 이용하여 객체 지향 시스템을 검증하는 방법과 이 방법을 테스팅 오라클을 생성하는데 사용할 수 있는 프레임웍을 제시하였다. 우리는 sequence diagram을 테스팅 결과의 검증에 사용하기 위하여 정형적으로 재정의 하였다. 그리고 시제 논리의 강력한 검증 능력을 사용하기 위해서 Half-Order Dynamic Temporal Logic(HDTL)이라 불리는 새로운 시제 논리를 정의하였고 sequence diagram을 HDTL 논리식으로 변화시키는 의미 함수(semantic function)를 정의하였다. HDTL에서 오토마톤을 생성하기 위해서 Tableau 방법을 변형하여 적용시켰다. 이 결과 생성된 오토마톤은 이상 상태(anomaly), 즉 sequence diagram에 표현되지 않은 사건(evevt)의 발생을 검색하는 오라클로 사용할 수 있다. 테스팅의 결과를 수작업으로 검증하는 것은 매우 어렵고 오류가 발생하기 쉬운 작업이므로 제안한 방법은 유용하게 사용될 수 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.04a
• /
• pp.598-600
• /
• 2001

본 논문에서는 양상 뮤 논리를 위한 속성 명세 패턴 연구를 통해 시제 논리에 대한 패턴 기반의 단일한 프레임워크를 제시한다. 본 연구에서는 Dwyer의 속성 명세 패턴 분류를 상태(S)와 행동(A)으로 세분화하고 이를 다시 강함(A)와 약함(E)으로 다시 세분했다. 이러한 의미 기반의 계층적 패턴 분류 체계를 통해 양상 뮤 논리의 속성 명세 패턴을 분석했으며 실제 모형 검사기에서 사용된 예제들의 패턴 분류에 적용했다. 그 결과 기존의 분류 체계보다 더 정확한 분류가 가능했을 뿐만 아니라, 속성 명세의 작성 및 이해가 용이하였다.

• Journal of KIISE:Software and Applications
• /
• v.30 no.7_8
• /
• pp.642-648
• /
• 2003

In this paper, we are interested in checking equivalence of FSMs(finite state machines). Two FSMs are equivalent if and only if their responses are always equal with each other with respect to the same external stimuli. Equivalence checking FSMs makes complicated FSM be substituted for simpler one, if they are equivalent. We can also determine the system satisfies the requirements, if they are all written in FSMs. In this paper, we regard equivalence checking problem as model checking one. For doing so, we construct the product model $M ={M_A} {\beta}{M_B} from two FSMs ${M_A} and {M_B}$. And we also get the temporal logic formula ${\Phi}$ from the equivalence checking definition. Then, we can check with model checker whether if satisfies ${\Phi}$, written $M= {.\Phi}$. Two FSMs are equivalent, if $M= {.\Phi}$ Otherwise, it is not equivalent. In that case, model checker generates counterexamples which explain why FSMs are not equivalent. In summary, we solve the equivalence checking problem with model checking techniques. As a result of applying to several examples, we have many satisfiable results.