• E2M - 전기 전자와 첨단 소재
• /
• 제7권4호
• /
• pp.294-299
• /
• 1994

CHF$_{3}$/CH$_{4}$Ar 플라즈마에 의해 형성된 산화막 식각 잔류물의 화학구조와 이 잔류물의 제거를 위한 세정방법을 x-ray photoelectron spectroscopy를 이용하여 조사하였다. 잔류무르이 구조는 CF$_{x}$-polymer와 Si-C, Si-O 결합으로 이루어진 SiO$_{y}$ C$_{z}$ 이었다. CF$_{4}$O$_{2}$ 플라즈마에 의한 silicon light etch는 산화막 식각 잔류물인 SiO$_{y}$ C$_{z}$ 층과 손상된 실리콘 표면을 제거하엿으며 NH$_{4}$OH-H$_{2}$O$_{2}$과 HF용액으로 완전히 제거되는 CF$_{x}$-polymer/SiO$_{x}$층을 남겼다. 100.angs.정도의 silicon light etch는 minority carrier life time과 thermal wave signal값을 초기 웨이퍼 수준까지 회복시켰으며 접합누설 전류도 거의 습식 식각 공정수준까지 감소시켰다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.321-321
• /
• 2014

GaN는 LED, 태양전지, 그리고 전자소자 등에 쓰이는 물질로, 관련 연구가 활발히 진행되고 있으며, 이와 더불어 top-down방식을 활용한 소자제작 방법 또한 발달되고 있다. 하지만, top-down공정 시 발생 되는 건식 식각에 의한 소자의 손상이 발생되고, 이로 인하여 누설전류가 발생하는 등 여러 가지 문제점이 발생하고 있다. 특히, top-down에서 널리 사용하는 건식식각을 통한 GaN 식각의 경우, nonpolar 면이 아닌, semipolar 면이 드러나게 되며, 이 면은 건식 식각시 발생하는 손상을 포함하고 있다. 본 연구에서는 이러한 문제를 해결하기 위해서, 약 $2{\mu}m$ 크기의 diameter를 갖는 micro-sized column LED를 제작하고, 건식 식각 이후, KOH surface treatment를 통해 손상된 면을 제거함과 동시에 nonpolar면을 드러내는 실험을 실시하였으며, 더불어 column의 diameter를 줄이는 방법을 논하고자 한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.403.1-403.1
• /
• 2016

일반적으로 실리콘 태양전지의 표면 텍스쳐링 공정방식은 습식 텍스쳐링 방식과 건식 텍스쳐링 방식 2가지로 나뉘어진다. 하지만 현재 습식 텍스쳐링 방식의 경우 Solution을 사용하기 때문에 폐용액으로 인한 환경오염 및 Wafer 오염과 같은 단점을 가지고 있다. 또한 건식 텍스쳐링 방식의 경우는 진공 상태에서 진행되므로 높은 유지 비용이 가장 큰 단점으로 대두 되고 있다. 그러므로 기존의 방식과 다르게 진공을 사용하지 않는 대기압 플라즈마 소스를 텍스쳐링 공정에 적용하였다. 본 연구에서는 대기압 플라즈마 소스로 식각한 Wafer의 반사율을 가스 종류와 유량별 측정하여 분석하였다. 측정된 반사율을 통해 대기압 플라즈마 소스가 텍스쳐링 공정에 적용할 수 있는지 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.136-136
• /
• 1999

박막의 탄성특성을 평가하는 방법으로 nano-indentation, Brillouin light scattering measurement, ultrasonic surface wave measurement, bulge test, vibration membrane method 등 여러 가지가 제시되어 왔다. 최근에는 탄성특성을 평가할 수 있는 간단한 방법으로 기판 식각 기법을 이용한 freehang, bridge 방법이 제시되었다. 이중에서 bridge 방법은 간단한 식각 기법을 이용하여 얇은 박막에서도 탄성 특성을 평가할 수 있는 방법으로 제시되었다. 그러나 식각 과정에서 발생하는 patch 부분의 under-cut으로 인해 정확한 bridge의 길이를 측정할 수 없게 되어 오차가 발생하고 있다. 본 연구에서는 bridge 방법에서 발생하는 오차를 줄이기 위한 방법으로, patch 부분에 etch-stop을 제작해 줌으로서 식각 과정에서 발생하는 under-cut을 효과적으로 제거시켰다. Etch-stop은 2장의 mask를 align key를 이용하여 제작하였다. 먼저 산화막이 형성되어 있는 Si 기판위에 mask 1을 이용하여 patch 부분을 lithography 작업하고, 습식 식각 공정을 한 뒤 DLC 필름을 증착시킨다. 다음으로 mask 2를 이용하여 bridge pattern을 제작하고, DLC 필름을 증착시킨 후 lift-off 기술과 산화막 등방식각 공정을 통해 bridge를 제작하였다. 이렇게 제작된 bridge를 통해 필름이 기판에 부착되기 위해 필요한 변형률을 측정하고, 독립적으로 측정된 필름의 잔류응력과 함께 박막의 응력-변형률 관계식에 적용시켜 biaxial elastic modulus, E/(1-v)를 구할 수 있었다. Sidl 첨가된 DLC 필름은 rf-PACVD 장비를 이용하여 증착하였다. 이때 전극과 플라즈마 사이의 바이어스 음전압은 -400V로 합성압력은 10mTorr로 고정하였다. 사용한 반응가스는 벤젠(C6H6)과 희석된 실렌(SiH4:2H=10:90)이며, 희석된 실렌의 첨가량을 조절하여 필름 내에 함유된 Si의 양을 조절하였다. 각각의 조건에서 증착시간을 조절하여 필름의 두께를 조절하였다. 필름의 잔류응력은 압축잔류 응력에 의해 발생한 필름/기판 복합체의 곡률을 laser 반사법을 이용하여 측정하고, 이 결과를 Brenner 등에 의해 유도된 식을 대입하여 계산하였다.

• 마이크로전자및패키징학회지
• /
• 제11권4호
• /
• pp.81-86
• /
• 2004

메가소닉파을 이용하여 KOH 용액에서의 실리콘 이방성 습식 식각의 특성들을 개선하기 위한 새로운 방법에 관한 연구를 하였다. P형 6인치 실리콘 웨이퍼를 메가소닉파를 이용한 상태와 이용하지 않은 상태에서 식각 실험을 각각 수행하여 식각 특성들을 비교하였다. 메가소닉파는 식각균일도, 표면 조도 등과 같은 습식 식각의 특성들을 개선시키는 것으로 나타났다. 메가소닉파를 이용했을 때 식각 균일도는 전체 웨이퍼 표면의 ${\pm}1\%$ 이하이며, 메가소닉파를 이용하지 않았을 때는 ${\pm}20\%$이상이다. 식각 공정에 사용한 초기의 실리콘웨이퍼의 제곱 평균 표면 조도($R_{rms}$)는 0.23 nm이다. 자기 진동과 초음파 진동을 이용한 식각에서의 평균 표면 조도는 각각 566 nm, 66 nm로 보고 되었지만, 메가소닉파를 이용하여 $37{\mu}m$ 깊이로 식각한 경우 평균 표면 조도가 1.7nm임을 실험을 통하여 검증하였다. 이러한 결과는 메가소닉파를 이용한 식각 방법이 식각 균일도, 표면 평균 조도 등과 같은 식각 특성들을 개선시키는데 효과적인 방법임을 알 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.395-396
• /
• 2011

본 논문에서는 30% 내외의 평균반사율을 가지는 다결정 실리콘 태양전지의 입사광 손실을 최소화하여 광전변환효율 극대화를 구현하기 위해서 SF6/O2 혼합가스를 이용한 RIE 표면 texturing 공정을 수행하였다. 현재 다결정 실리콘 태양전지는 다양한 방향의 grain을 가지기 때문에 단결정 실리콘에 적용되는 습식 식각 방식이 다결정 실리콘 표면 texturing에 적절하지 않은 것으로 알려져 있다. 이를 개선하기 위해서 이방성 식각 특성을 가지는 다양한 texturing 방법이 시도되고 있다. 대표적으로 기계적인 방식의 V-grooving, 레이저 grooving, 플라즈마 건식식각을 이용한 texturing 및 산 용액을 이용한 texturing 등의 연구가 보고되고 있다. 그 중에서 플라즈마 건식식각 방식의 하나인 RIE를 이용한 표면 texturing 공정이 간단한 공정과 산업계 응용의 용이성 때문에 활발히 연구되어 왔다. 특히 Sandia group과 일본 Kyocera사의 연구 결과에서는 그 가능성을 입증하고 있다. 본 연구에서는 공정의 단순화와 안전한 공정을 위해서 SF6/O2 혼합 가스를 이용하여 마스크 패턴 공정없이 RIE texturing 공정을 수행하였으며, RIE-textured 다결정 실리콘에 대해서 태양전지를 제작하여 표면 texturing이 광전변환효율에 미치는 영향에 대해서 분석하였다. 그 결과 SF6/O2 혼합 가스를 이용한 RIE texturing은 다결정 실리콘 표면에 주로 needle 구조를 형성하는 것을 확인하였다. 각 texturing 조건별 반사율의 차이는 needle 구조의 조밀도와 관련되는 것을 알 수 있었으며, 동일 공정 parameter 상에서 식각 시간 1, 2, 3, 4, 5분 기준 시간에 따른 표면 구조 분석 결과 seed 가 형성되고 그에 따라서 needle 형태로 식각되는 과정을 관찰하였다. 반사율은 분당 약 4%씩 낮아져 5분 식각 후 14.45% 까지 낮아졌으며, 표면 구조에서 폭은 약 30 nm로 모두 일정하며, 길이가 약 20, 30, 50, 80, 100 nm으로 증가되었다. 이 결과로 보아 seed로부터 needle 구조가 심화되어가는 것을 알 수 있었다. 시간에 따른 RIE texturing 후 제작된 태양전지는 효율이 1분 식각 기준 15.92%에서 약 0.35% 씩 낮아져 5분 식각 후 14.4%로 낮아졌다. Voc 는 texturing 시간에 관계없이 일정하며 Isc가 점점 감소되는 것으로 확인되었다. EQE 결과도 이와 동일하게 RIE texturing 시간이 길어질수록 전체 파장 범위에서 일정하게 낮아지는 것이 관찰되었다. Electroluminescence(EL) 이미지 결과 texturing 시간이 길어진 태양전지일수록 점점 어두운 이미지가 나타나 5분 식각의 경우 가장 어두운 결과를 나타내었다. 이런 결과는 한 가지 이유보다는 복합적인 문제로 예상되는데 궁극적으로는 RIE 공정 후 표면에 쌓인 charged particle들이 trap 준위를 형성하여 효율 및 공정상에 영향을 미친 것으로 보이며, 특히 잔류 O기가 불균일한 산화막을 형성하는 것으로 예상된다. 또한 EL 분석 결과를 볼 때 RIE texturing 공정이 길어질수록 불안정한 pn-junction을 형성하는 것을 확인하였으며, emitter 층 형성 후 PSG (phosphorous silica glass) 공정에서 needle의 상부 구조가 무너지면서 면저항이 증가된 결과로 분석된다. PSG 제거 후 측정된 면저항의 경우 3분 texturing 샘플부터 면저항이 약 4${\Omega}/sq$ 정도 증가됨을 확인하였다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2011년도 춘계학술논문집 1부
• /
• pp.347-350
• /
• 2011

본 논문에서는 습식식각 설비의 Process 동작 간에 발생되는 설비의 비 가동 시간을 최소화하여 Throughput을 향상시키기 위하여 Monitoring 한 결과 Recipe 변경, 액 교환 발생, Tact 변경 등의 공정간 조건에 따라 대기시간이 발생(생산 지연시간 발생) 하는 것을 확인 하고 이를 개선하기 위한 연구이다. 연구 방법으로, Recipe Data 적용 시점을 약액 구간 처리 완료 시점에서 후속 기판이 대기하지 않고 연속 투입을 실시, Chamber Drain과 약액 Tank 전환이 동시에 이루어지고 액 교환 동작 중 Pump Spray의 연속성을 유지하는 무정지 액 교환 Sequence 적용, Tact 적용 시점을 전 기판 배출 확인 후 실시하는 것을 약액 구간 처리 완료 후 적용의 3가지 방법을 6시그마의 DMAIC 기법을 활용하였다. 연구 결과 개선 전 비 가동 시간이 설비 대당 1일 28분 시그마 Level 3.40 이었던 것을 개선 후 설비 대당 1일 17분 시그마 Level 5.3 으로 개선됨을 확인 할 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.195-195
• /
• 2000

TFT-LCD의 제조공정은 박막층의 식각 공정에 대해 기존의 습식 공정을 대치하는 건식식각이 선호되고 있다. 건식 식각 공정은 반도체 공저에 응용되면서 소자의 최소 선폰(CD)이 감소함에 따라 유도결합셩 프라즈마를 비롯한 고밀도 플라즈마 이용한 플라즈마 장비 사용이 증가하는 추세이다. 여기에 평판디스플레이의 공정을 위해서는 대면적과 사각형 기판에 대한 균일도를 보장할 수 있는 고밀도의 균일한 플라즈마 유지가 중요하다. 본 실험에서는 자장강화된 유도결합형 플라즈마의 플라즈마 밀도 및 균일도를 살펴보고 TFT-LCD에 gate 전극으로 사용되는 Al-Nd 박막의 식각을 통하여 식각균일도와 식각속도 및 식각 선택도 등의 건식 식각 특성을 보고자 한다. 영구자석 및 전자석의 설치는 사각형의 유도결합형 플라즈마는 소형 영구자석을 배열하여 부착하였으며, 외부에는 chamber와 같이 사각형태의 전자석을 500mm$\times$500mm의 크기를 갖는 z축 방향의 Helmholtz형으로 제작하였다. 더. 영구자석 배열에 대해서는 자석간의 거리와 세기 변화를 조합하여 magnetic cusping의 변화를 주었으며 전자석의 세기는 전류값을 기준으로 변화시켜 보았다. 실험을 통하여 플라즈마 균일도를 5% 이하로 개선하고 이러한 균일도를 유지하며 플라즈마 밀도를 높일 수 있는 조건을 찾을 수 있었다. 이러한 적합화된 조건에서 저장강화된 유도결합형 프라즈마를 Al-Nd 박막 식각에 응용한 결과, Al-Nd의 식각속도 및 식각 선택도는 유도결합형 프라즈마에 비해 크게 증가하였으며, 식각균일도가 개선되는 것을 관찰하였다. 또한 electrostatic probe(Hiden, Analytical)를 이용하여 Al-Nd 식각에 사용된 반응성 식각가스에 대한 저장강화된 유도결합형 플라즈마의 특성 분석을 수행하였다.c recoil detection, Rutherford backscattering spectroscopy, X-ray diffraction, secondary electron microscopy, atomic force microscoy, $\alpha$-step, Raman scattering spectroscopu, Fourier transform infrared spectroscopy 및 micro hardness tester를 이용하여 기판 bias 전압이 DLC 박막의 특성에 미치는 영향을 조사하였다. 분석결과 본 연구에서 제작된 DLC 박막은 탄소와 수소만으로 구성되어 있으며, 비정질 상태임을 알 수 있었다. 기판 bias 전압의 증가에 따라 박막의 두께가 감소됨을 알 수 있었고, -150V에서는 박막이 거의 만들어지지 않았으며, -200V에서는 기판 표면이 식각되었다. 이것은 기판 bias 전압과 ECR 플라즈마에 의한 이온충돌 효과 때문으로 판단되며, 150V 이하에서는 증착되는 양보다 re-sputtering 되는 양이 더 많을 것으로 생각된다. 기판 bias 전압을 증가시킬수록 플라즈마에 의한 이온충돌 현상이 두드러져 탄소와 결합하고 있던 수소원자들이 떨어져 나가는 탈수소화 (dehydrogenation) 현상을 확인할 수 있었으며, 이것은 C-H 결합에너지가 C-C 결합이나 C=C 결합보다 약하여 수소 원자가 비교적 해리가 잘되므로 이러한 현상이 일어난다고 판단된다. 결합이 끊어진 탄소 원자들은 다른 탄소원자들과 결합하여 3차원적 cross-link를 형성시켜 나가면서 내부 압축응력을 증가시키는 것으로 알려져 있으며, hardness 시험 결과로 이것을 확인할 수 있었다. 그리고 표면거칠기는 기판 bias 전압을 증가시킬수록 더 smooth 해짐을 확인하였다.인하였다.을 알 수 있

• ETRI Journal
• /
• 제13권4호
• /
• pp.10-24
• /
• 1991

본 연구에서는 기상 성장법 (VPE : vapor phase epitaxy) 으로 성장된 $n^+(Si:2X10^18cm^-3)$/$n(Si:1x10^17cm^-3)$구조의 시편 위에 SiN 과 감광막 등 식각 선택비가 서로 다른 두 물질로 보호된 소스와 드레인 사이의 게이트 형성 영역을 건식식각과 습식식각방법으로 리세스 에칭을 하여 형성한 후, 게이트를 자기정렬하여 형성시킬 수 있는 이중 리세스공정 기술을 개발하였고, 이를 통하여 전력용 MESFET 소자를 제작하였다.게이트 형성부분의 wide recess 폭은 건식식각으로 SiN을 측면식각(lateral etch) 함으로써 조절하였는데, 이 방법을 사용하여 MESFET 소자의 임계전압을 조절할 수 있고, 동시에 소스-드레인 항복전압을 30V 까지 향상시킬 수 있었다. 소스-드레인 항복전압은 wide recess 폭이 증가함에 따라, 그리고 게이트 길이가 길어짐에 따라 증가하는 경향을 보여주었다. 이 방법으로 제작한 여러종류의 MESFET 중에서 게이트 길이가 $2\mum$이고 소스-게이트 간격이 $3 \mum$인 MESFET의 전기적 특성은 최대 트랜스컨덕턴스가 120 mS/mm, 게이트 전압이 0.8V 일 때 포화드레인전류가 170~190mA/mm로 나타났다. 제작된 MESFET이 ($NH_4$)$_2$$S_x$ 용액에 담금처리될때 , 공기중에 노출된 게이트-드레인 사이의 n-GaAs층의 표면이 유황으로 보호되어 공기노출에 의한 표면 재산화막의 형성이 억제되었기 때문으로 사료된다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2009년도 춘계학술대회 논문집
• /
• pp.363-364
• /
• 2009