• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.66-69
• /
• 1998

The synchronous stream cipher has the advantage that one bit error in the ciphertext only affects the corresponding bit in the plaintext, but it requires the perfect synchronization between encryptor and decryptor. For synchronization, a periodic resynchronization has been used in many applications. In this paper, we propose the periodic resynchronization scheme for radio secure communication and evaluate the performances according to the period of sync pattern and session key under radio channel environment having 10-2~ 10-6 BER.

• 정보보호학회논문지
• /
• 제23권6호
• /
• pp.989-1000
• /
• 2013

모바일기기, 이동통신망, 유 무선 통신망의 발전으로 모바일 오피스 도입이 확산되고 있으나, 적절한 보안 대책 선행이 요구되고 있다. 본 논문은 모바일 환경의 통신 구간 보안을 위해 H/W 토큰을 이용한 IPSec VPN 솔루션을 구현함에 있어, H/W 토큰의 I/O 지연에 따른 성능 문제를 극복하는 방안으로 카운터 모드를 이용한 스트림 암호방식을 적용하되 키스트림을 버퍼링하는 방안을 제안하고, 버퍼링 방식이 IP 패킷의 가변 크기, 유실 및 비순차적인 전송 환경에서도 적용 가능한 설계를 제시하고, 구현 결과를 버퍼링을 적용하지 않은 기존 방식과 성능 비교를 통해 제안한 방식의 효율성을 증명한다.

• 정보과학회 논문지
• /
• 제44권6호
• /
• pp.637-642
• /
• 2017

허니암호(HE:Honey Encryption)는 기존의 패스워드 기반 암호(PBE:Password Based Encryption)의 무차별 대입 공격(Brute Force Attack)에 대한 취약점을 극복하기 위한 기술이다. 잘못된 키를 입력해도 그럴듯한 평문을 출력함으로써 공격자가 엔트로피가 작은 비밀키를 대상으로 무차별 대입공격을 시도하더라도 충분히 견딜 수 있는 메시지 복구 보안성을 제공한다. 하지만 HE에 암호화 패딩(Padding)이 필요한 암호(Cipher)를 적용하면 기존의 PBE방식보다 큰 문제점이 나타나게 된다. 본 논문에서는 대표적인 블록암호(AES-128) 및 스트림암호(A5/1)를 적용하여 복호문 빈도분석 실험을 통해 패딩의 문제점을 확인하고, HE의 안전한 운용 방안을 제시하였다.

• 한국정보통신학회논문지
• /
• 제15권10호
• /
• pp.2164-2170
• /
• 2011

최근 급격히 증가하는 정보량으로 인해 기업에서 필요한 스토리지 수요도 점차 증가하고 있다. 기존의 광선로를 이용한 SAN은 설치 및 유지비용 등의 문제로 인해 IP를 이용한 SAN환경으로 전환되고 있다. 그러나 IP 네트워크를 이용하게 됨으로써 기존의 TCP/IP 네트워크에서 발생하는 보안 취약점을 동일하게 가진다. 또한, 스토리지 트래픽의 기밀성을 위해 전송데이터를 암호화 하지만 기존에 사용하는 방식으로 10G이상 대규모 데이터트래픽을 처리할 수 없다. 이러한 네트워크 스토리지의 보안 취약점 및 암호화 속도 개선을 위해 본 논문에서는 병렬 워드기반 스트림암호(PS-WFSR)를 하드웨어로 구현하여 IP SAN 환경에 적용한 구조를 제안한다.

• 한국정보통신학회논문지
• /
• 제13권10호
• /
• pp.2113-2120
• /
• 2009

현재 네트워크 상에서 사용자의 인증 부분이 시스템 보안상으로 아주 중요한 역할을 지내고 있다. 이러한 중요한 사용자 인증 부분에 일회용 패스워드 (OTP : One Time Password) 방식을 사용하기 위해 많은 기술적인 시도 및 개발이 이루어지고 있다. 일회용 패스워드는 사용자가 인증 받고자 할 때 새로운 패스워드를 생성하고 사용 후 버린다는 구조를 가지고 있다. 이는 매번 같은 패스워드를 사용했을 때 발생하는 보안 문제점을 해결 할 수 있다. 그러나 OTP 인증 방법에도 여러 가지 공격 방법에 취약하다는 문제점이 노출 되어 있다. 본 논문에서는 기존의 인증 프로토콜 문제점을 개선하고 스트림 암호 알고리즘을 OTP에 사용할 수 있도록 클럭 카운트 기법을 이용한 새로운 인증 프로토콜을 제안한다.

• 정보보호학회논문지
• /
• 제11권3호
• /
• pp.23-32
• /
• 2001

LILI-128 스트림 암호는 클럭 조절형 스트림 암호방식이며, 이러한 구조는 동기식 논리회로 구현시 속도가 저하되 는 단점이 있다. 즉, 클럭 조절형인 LFSRd는 외부 클럭보다 1~4 배 높은 클럭을 요구하기 때문에 동일한 시스템 클 럭 하에서는 데이터 전송속도에 따른 시스템 성능이 저하된다. 본 논문에서는 귀환/이동에 있어서 랜덤한 4개의 연결 경로를 갖는 4-비트 병렬 LFSRd를 제안하였다. 그리고 ALTERA 사의 FPGA 소자(EPF10K20RC240-3)를 선정하여 그래 픽/VHDL 하드웨어 구현 및 타이밍 시뮬레이션을 실시하였으며, 50MHz 시스템 클럭에서 안정적인 50Mbps (즉, 45 Mbps 수준인 T3급 이상, 설계회로의 최대 지연 시간이 20ns 이하인 조건) 출력 수열이 발생될 수 있음을 확인하였다. 마지막으로, FPGA/VHDL 설계회로를 Lucent ASIC 소자 (LV160C, 0.13$\mu\textrm{m}$ CMOS & 1.5v technology)로 설계 변환 및 타이밍 시뮬레이션한 결과 최대 지연시간이 1.8ns 이하였고, 500 Mbps 이상의 고속화가 가능함을 확인하였다.

• 한국전자통신학회논문지
• /
• 제2권3호
• /
• pp.150-156
• /
• 2007

본 논문에서는 정보화 사회와 더불어 네트워크 환경에서 사용하는 여러 시스템들의 정보보안을 위한 보안 시스템을 연구하였다. 이에 따라 복잡성 및 낮은 처리 속도 등의 문제를 해결하기 위하여 블록 및 스트림 방식을 적용한 대칭형 기반 혼합형 암호 시스템을 설계하였다. 인증 기능을 포함한 대칭형 기반 혼합형 암호 시스템은 처리 속도와 계산량이 비대칭형보다 우수한 성능을 가지고 있다. Synopsys 1999.10과 ALTERA MaxPlus 10.1로 시스템을 설계하여 시뮬레이션을 한 결과 제안된 혼합형 암호 시스템은 네트워크 환경에서 정보보안이 필요한 분야에 매우 효율적인 지원과 성능을 제공할 것이다.

• 정보보호학회논문지
• /
• 제6권3호
• /
• pp.11-22
• /
• 1996

상관면역 함수는 스트림 암호의 여과함수, 비선형 결합 함수 뿐만 아니라 블록 암호의 핵심 논리 설계에 많이 이용된다. 본 논문에서는 새로운 방식으로 상관면의 함수를 설계하는 방법을 제시한다. 본 고에서 제시하는 방법은 지금가지 알려진 다른 설계 방법에 비하여 간단할 뿐만 아니라, 균형성, 비선형치, 대수적 차수, 그리고 확산 특성을 명확히 밝힐 수 있다. 또한, 본 논문에서 제시한 방법에 의해서 생성되는 함수의 최대 비선형치와 상관면역도와의 관계를 규명한다.

• 정보보호학회논문지
• /
• 제7권2호
• /
• pp.3-10
• /
• 1997

상관면역 함수는 스트림 암호의 여과 함수, 비선형 결합 함수 뿐만 아니라 블럭 암호의 핵심 논리설계에 많이 이용된다. 본 논문에서는 새로운 방식으로 상관면역 함수를 설계하는 방법을 제시한다. 이 방법을 이용하여 상관면역 함수 개수의 하한값과 상한값을 구하였다. 이 값은 Mitchell(1990), Yang-Guo(1995)가 구한 하한값과 상한값을 크게 개선한다.

• 융합보안논문지
• /
• 제12권4호
• /
• pp.17-23
• /
• 2012

최근 스마트폰 및 태블릿 PC를 이용한 무선통신 사용자가 점차 늘면서 암호 알고리즘, 특히 스트림 암호 연구가 활발히 진행되고 있다. 스트림 암호 방식에서 필요한 난수발생기는 하드웨어 구현이 쉬운 LFSR 구조가 주로 사용된다. 그러나 기존의 다중 비트 출력의 LFSR 기반 난수 발생기는 회로가 복잡해지고 출력간의 상관관계가 크다. Leap-ahead 구조를 갖는 LFSR은 이를 해결하기 위해 제안되었으나, 레지스터의 수와 출력비트에 따라 생성되는 난수의 수가 급격히 적어지는 단점을 갖는다. 본 논문은 기존 Leap-ahead 구조에 세그먼테이션 기법을 적용하여 회로 크기의 증가 없이 생성되는 난수의 수를 높일 수 있는 새로운 구조를 제안한다. 제안된 구조는 VHDL을 통하여 회로로 합성된 후, Xilinx사의 Xilinx ISE 10.1의 Virtex 4, XC4VLX15에서 동작을 검증하였다. 실험 결과 제안된 구조는 기존 Multi-LFSR 구조에 비해 20%이내의 회로 크기로 Leap-Ahead 구조에 비해 최소 40% 생성되는 난수의 수를 증가시켰다.