• 제목/요약/키워드: 스케줄링 최적성

검색결과 55건 처리시간 0.022초

SOC 테스트 시간 축소를 위한 새로운 내장 코어 기반 SOC 테스트 전략 (A New Test Technique of SOC Test Based on Embedded Cores for Reducing SOC Test Time)

  • 강길영;김근배;임정빈;전성훈;강성호
    • 대한전자공학회논문지SD
    • /
    • 제41권9호
    • /
    • pp.97-106
    • /
    • 2004
  • 본 논문에서는 내장 코어 기반 SOC의 테스트를 위한 새로운 테스트 전략을 제안한다. SOC 테스트는 전체 테스트 시간을 얼마나 줄일 수 있는가에 따라서 그 성능을 평가할 수 있다. SOC를 구성하는 코어에 대한 테스트 시간은 코어에 구성된 테스트 래퍼 구조에 의해서 결정되며, 테스트 래퍼는 TAM을 사용하기 때문에 결국 TAM에 할당되어 있는 스캔 체인의 길이에 의해서 결정된다. 따라서 SOC 설계 단계에서 테스트를 고려한 설계가 이뤄져야 하며 효율적인 테스트를 위해서는 테스트 전략을 잘 세워야 한다. 기존의 테스트 기법은 모두 SOC 전체 TAM 라인들을 몇 개의 그룹으로 나누고 코어에 할당된 스캔 체인들을 TAM 라인에 적절히 분배해서 코어의 테스트 시간과 SOC 전체의 테스트 시간을 모두 최소화 할 수 있는 구조를 만드는 방법이었다 하지만 이는 NP 문제로 모든 조합에 대한 시도를 통해서 최적의 곁과를 찾는 것이 불가능하다. 본 논문에서는 이 문제에 대한 새로운 방법을 제안하고 그 효율성을 증명한다.

무선메쉬네트워크에서 실시간 이동 멀티미디어 응용을 위한 고성능 QoS 멀티캐스트 라우팅 기법 (High Performance QoS Multicast Routing Scheme for Real-Time Mobile Multimedia Applications in Wireless Mesh Networks)

  • 강문식
    • 전자공학회논문지
    • /
    • 제52권6호
    • /
    • pp.85-94
    • /
    • 2015
  • 본 논문에서는 무선 메쉬네트워크(WMN)를 위한 동적 이동성 트래픽 환경에 적응하는 향상된 QoS 멀티캐스트 라우팅 스케줄링 기법을 제안한다. 이는 멀티미디어 응용에 대한 지연의 제약 조건을 제어함으로써 네트워크 QoS 문제를 처리하도록 한다. 멀티캐스트 그룹의 크기는 현재 네트워크 상태 및 QoS 요구사항 등에 따라 결정되며, 멀티캐스트 트리의 동적 재구성은 부분적 멀티캐스트 라우팅 방식 및 트래픽 예측 기법을 사용하는 전처리과정을 통해 이루어진다. 제안된 방법의 성능 평가는 적합한 지연시간 제한과 관련된 최적의 값을 선택함으로써, 임의로 생성된 가상 무선메쉬 네트워크 그래프에서 수행된다. 시뮬레이션 결과로 부터 제안된 QoS 멀티캐스트 라우팅 기법의 성능이 향상됨을 확인하였다.

가변 및 민감성 부하를 고려한 대단위 가상 발전소 운영 방법 (Large-scale Virtual Power Plant Management Method Considering Variable and Sensitive Loads)

  • 박용국;이민구;정경권;이용구
    • 전자공학회논문지
    • /
    • 제52권5호
    • /
    • pp.225-234
    • /
    • 2015
  • 가상발전소(Virtual Power Plant)는 비상발전(DG), 열병합발전(CHP), 에너지 저장 장치(ESS), 부하(Load)등과 같은 분산 에너지 자원을 ICT기반의 기술로 연계하여 하나의 단일 발전소와 같이 운영하는 기술이다. 지금까지의 가상발전소는 하나의 가상발전 플랫폼을 통하여 광범위하게 산재해 있는 다양한 분산 에너지 자원을 네트워크로 연결하는 구조를 기반으로 개발되고 실증되었다. 그러나 분산 에너지 자원 종류 및 수가 지속적으로 증가할 경우 이러한 분산 에너지 자원과 관련된 데이터 또한 기하급수적으로 증가할 수밖에 없으며 분산 에너지 자원의 분포가 광범위한 지역에 분포되어 있는 경우 하나의 가상발전 플랫폼으로 이들 모든 자원에 대한 네트워크를 중앙 집중형으로 가져가는 것은 네트워크 구성을 위한 기술적, 비용적 측면에서 매우 비효율적이다. 따라서 본 논문에서는 광범위한 지역에 분포되어 있는 분산 에너지 자원을 효율적으로 관리함으로써 시스템 부하에 따른 오류 확률을 낮추고, 분산 에너지 자원과의 데이터 교환의 견고성과 가상발전소의 확장성을 확보할 수 있는 대단위 가상 발전소 구성 방법을 제안한다. 또한 대단위 가상 발전소 구성 시 분산 에너지 자원을 직접적으로 제어하고 모니터링하는 소단위 가상발전 플랫폼에서 가변 및 민감성 부하를 고려한 최적의 자원 스케줄링 방법 또한 시뮬레이션을 통해 그 결과의 유효성을 검증한다.

중소·벤처기업의 SCM역량 모델링과 프로세스 개선 방안에 관한 연구 (A Study on the SCM Capability Modeling and Process Improvement in Small Venture Firms)

  • 이설빈;박주경
    • 벤처창업연구
    • /
    • 제13권2호
    • /
    • pp.115-123
    • /
    • 2018
  • 본 연구는 중소 벤처기업의 SCM(공급사슬관리)역량 모델링과 프로세스 개선 방안을 제안하는데 목적을 갖고 실증조사 하였으며, 그 결과를 종합하면 다음과 같다. 중소 벤처기업의 SCM역량 모델링과 프로세스 개선에 있어 공급사슬 전략계획의 모델링에서 전략적 제휴, 기술개발, 집중화에 있어 전략적 제휴를 가장 중요시하고 그다음 기술개발보다 집중화에 중점을 둘 것을 시사하였다. 그리고 의사결정에서도 경로설정 스케줄링과 네트워크 통합, 3자물류 아웃소싱 중 네트워크 통합을 가장 중시하였으며 관리통제에서도 고객서비스 관리, 생산성 관리, 품질 관리 중 품질 관리를 가장 중시하는 것으로 나타났다. 또한 거래지원 시스템에 있어서는 주문 관리 선택, 가격결정 청구, 출하배송, 고객 관리 중 주문 관리 선택을 가장 중시한 모델링과 프로세스상 개선을 요하는 것으로 나타났다. 이는 전체적으로 중소 벤처기업의 SCM역량을 극대화시키고 최적화된 프로세스 운영을 위해 해당 조직구성원의 역량과 프로세스 개선 관점에서 기존 전략적 제휴를 통한 네트워크 공유와 통합을 통해 품질 관리를 최적화시키고 거래지원 시스템을 안정화시킴으로써 기업간 전략적 연계를 통한 단순한 전자적 자료 교환 관계를 넘어 정보시스템의 통합 역량을 극대화시킴으로써 차별화된 경쟁우위를 달성할 수 있음을 시사한 것으로 평가할 수 있다. 따라서 스마트 시대에 최적의 공급사슬 통합 역량의 모델화와 최선의 프로세스 관리를 위해 정보통합에 있어 시스템의 호환성과 신뢰성이 바탕이 된 인프라 구축과 함께 SCM역량 극대화를 위한 조직화와 집중화가 선행되어져야 할 것이다.

시분할 FPGA 합성에서 마이크로 레지스터 개수에 대한 하한 추정 기법 (A Lower Bound Estimation on the Number of Micro-Registers in Time-Multiplexed FPGA Synthesis)

  • 엄성용
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제30권9호
    • /
    • pp.512-522
    • /
    • 2003
  • 시분할 FPGA는 회로가 동작하는 중 회로의 기능을 재구성할 수 있는 동적 재구성 기능을 갖춘 FPGA 칩이다. 따라서 이러한 칩을 위한 회로 합성 기법에서는 주어진 논리 회로를 각각 다른 시간대에 수행할 여러 개의 부분회로로 분할한 후, 동일한 하드웨어 회로를 시간차를 두고 공유하도록 해야 한다. 기존의 연구에서는, 칩의 제한된 용량 문제를 해결하기 위해, 동일 시간대에 필요한 자원으로서 각 세부 함수를 수행하는 LUT(Look-Up Table)의 개수와 LUT의 출력 결과를 다른 시간대에 사용하기 위해 그 결과를 임시 저장하는데 필요한 마이크로 레지스터(micro register)의 개수를 최소화하는 데 중점을 두고 있다. 본 논문에서는 시분할 FPGA 합성용 도구 중의 하나로서 회로 구현에 필요한 메모리 원소, 즉 마이크로 레지스터의 개수에 대한 하한(lower bound)을 추정하는 기법에 대해 설명한다. 이 방법에서는 입력되는 논리 회로를 직접 합성하지 않고서도 그 회로가 필요로 하는 전체 마이크로 레지스터 개수에 대한 하한을 각각 추정함으로써 특정한 합성 기법에 관계없이 회로 구현에 필요한 최소한의 마이크로 레지스터의 개수에 대한 정보를 추출한다. 만일, 기존의 합성 결과가 본 연구에서 추정된 하한과 일치할 경우, 그 결과는 최적의 결과를 의미한다. 반면에, 하한과의 차이가 있는 경우에는 기존의 연구 결과에 비해 더 좋은 합성 결과가 존재하거나, 또는 본 연구에서 추정한 하한보다 더 좋은(큰, 정확한) 하한이 실제 존재함을 의미한다. 따라서 이러한 비교 분석을 통해, 기존 연구는 물론, 향후에 개발할 새로운 합성 방법의 결과가 최적인지, 또는 개선의 여지가 있는지를 판단하는 좋은 지표를 얻을 수 있다. 실험 결과, 추정된 하한은 기존 연구의 합성 결과와 다소 차이가 있었다. 이러한 차이는 우선, 기존의 합성 결과는 LUT 개수를 적절히 유지하는 가운데 마이크로 레지스터를 최소화한 결과인 반면, 본 하한 추정에서는 합성 가능한 모든 결과 중, LUT 개수와는 전혀 무관하게, 마이크로 레지스터 개수를 최대한 작게 사용할 합성 예를 추정하기 때문이라고 판단된다. 또 한편으로는 마이크로 레지스터 개수에 대한 하한 추정 문제 자체가 갖는 거대한 변동성과 복잡성으로 인해 제안한 추정 기법이 정밀도에 한계를 가지는 것으로 해석할 수 있으며, 다른 한편으로는 기존 연구 결과보다 더 좋은 합성 결과가 존재할 가능성이 높음을 의미하는 것으로 해석될 수 있다.