• Proceedings of the Korean Information Science Society Conference
• /
• 2003.04d
• /
• pp.256-258
• /
• 2003

본 논문에서는, a$\times$b 출력 버퍼 스위치로 구성된 fat-tree 망의 성능 예측 모형을 제안하고, 스위치에 장착된 버퍼의 개수 증가에 따를 성능 향상 추이를 분석하였다. 제안한 성능 예측 모형은 먼저 네트웍 내부 임의 스위치 입력 단에 유입되는 데이터 패킷이 스위치 내부에서 전송되는 유형을 확률적으로 분석하여 수립되었다. 성능분석 모형은 스위치에 장착된 버퍼의 개수와 무관하게 버퍼를 장착한 a$\times$b 스위치의 성능, 네트웍 정상상태 처리율(Steady state Throughput, ST)과 네트웍 지연시간(Network Delay)을 간단한 확률식으로 구할 수 있다. 제안한 수학적 성능 분석 연구의 실효성 검증을 위하여 병행된 시뮬레이션 결과는 상호 미세한 오차 범위 내에서 오형의 예측 데이터와 일치하는 결과를 보여 분석 모형의 타당성을 입증하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10c
• /
• pp.136-138
• /
• 2003

빠른 속도와 넓은 대역폭을 이용한 멀티미디어 데이터 전송이 가능하게 됨으로써 패킷 스위칭 네트워크로부터 발생되는 트래픽은 burstiness 성질을 보여준다. 이러한 트래픽은 전통적인 해석적 방법에서 네트워크의 성능평가를 위해 사용되고 있는 트래픽 모델과는 상당히 다른 self­similar 트래픽 성질을 갖고 있다는 것이 실제 트래픽을 측정한 결과 나타나고 있다. 일반적으로 ATM 스위치는 패킷을 효율적으로 전송하기 위해 다양한 공유 버퍼관리 방법을 적용한다. 따라서 본 논문에서는 공유 버퍼를 사용하여 다중 스위치로 상호 연결된 ATM 스위치에서 self­similar 트래픽이 이웃 스위치들 간에 미치는 영향을 통하여 초고속 네트워크의 성능을 분석한다.

• The Magazine of the IEIE
• /
• v.31 no.8
• /
• pp.83-95
• /
• 2004

이더넷 특유의 범용성과 라인 속도의 포워딩 기능을 제공하는 고성능 네트워크 프로세서의 등장으로 메트로 이더넷의 핵심 장비로 선보인 이더넷 스위치는 메트로 영역에서의 성공 여세를 몰아코어 영역까지 적용범위를 확장하고 있다. 이러한 이더넷 스위치의 시장 변화에 따라 세계 유수의 이더넷 스위치 벤더는 스위칭 용량에 있어서는 수 Tbps ∼ 수 십 Tbps, 라인 인터페이스 및 패킷 처리 능력에 있어서는 10 기가비트 이더넷을 넘어 이것의 후속 버전인 40 기가비트 이더넷 혹은 100 기가비트 이더넷을 수용하면서 캐리어 수준의 신뢰도를 제공하는 차세대 이더넷 스위치 개발을 가속화하고 있는 실정이다.(중략)

• The Proceedings of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.11 no.1
• /
• pp.48-56
• /
• 1997

본 논문은 상용전원 110[V] 주파수 60[Hz] 전원을 110[V] 주파수 60[kHz]로 전력변환시 스위칭에 발생하는 전력 손실을 감소시키기 위해 스너버 회로 및 전압공진 스위치를 이용한 boost 컨버터는 스위치로 스위칭을 하여 고주파 스위치에도 스위치 손실을 줄일 수 있다. 그러므로, 전력변환 과정에서 발생하는 스위칭 손실을 대폭 감소시킬 수 있었으며 결과적으로 전력변환 효율을 높였다.

• Journal of Korean Electronics
• /
• v.3 no.8
• /
• pp.122-130
• /
• 1983

• Journal of the Korea Computer Industry Society
• /
• v.2 no.4
• /
• pp.547-564
• /
• 2001

In this paper a simulation has been performed to compare and evaluate the performance between the EPRCA(Enhanced Proportional Rate Control Algorithm) and EMRCA(Explicit Max_min Rate Control Algorithm) switches. The variation of the ACR at the source end system, the queue length, the utilization rate of the link bandwidth and the share fairness at the transient and steady states are used as the evaluation criteria for the simulation. The EMRCA switch is more stable than the EPRCA switch and reduces its buffer size. Also, it achieves a higher utilization rate of the link bandwidth than the EPRCA switch. The hardware complexity of the EMRCA switch is significantly lower than the EPRCA and other rate-based switches. Since it eliminates the necessity of the floating-point operation for calculation of the MACR(Mean Allowed Cell Rate) at the switch.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.16 no.2 s.93
• /
• pp.167-173
• /
• 2005

The isolation of the series PIN diode switch is restricted by the parallel capacitance of PIN diode and the switch driver circuit limits switching speed of PIN diode switch. To overcome these problems, a high isolation and high switching speed Pin diode switch is proposed adapting the parallel resonant inductance and TTL compatible switch driver circuit. The measurement results of the 3 GHz PM diode switch show 1 GHz frequency band, less than 1.5 dB insertion loss, 65 dB isolation, more than 15 dB return loss and less than 30 ns switching speed. In particular the 3 GHz PIN diode switch using the parallel resonant inductance exhibits the improvement of isolation by 15 dB.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2003.10a
• /
• pp.745-748
• /
• 2003

This paper presents a study on pull cord switch system which is employed in various industry for emergency stop of the equipments. By using power line communication(PLC) technique, in this paper, a new method for operation position detection of pull cord switch is suggested without complicated wiring of separate cables which utilize only 2 lines. Also, using control function of PLC IC, a reset signal for each switch reset can be implemented in the switch status control/sensing device. Finally, this paper shows validity and practical applicability of the proposed operating position sensing system of pull cord switch by implementing the system and revealing the response time and signal through the PLC line.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.30 no.4B
• /
• pp.162-169
• /
• 2005

Network traffic measurements show that the data traffic on packet switched networks has the self-similar features which is different from the traditional traffic models such as Poisson distribution or Markovian process model. Most of the call admission control researches have been done on the performance analysis of a single network switch. It is necessary to consider the performance analysis of the proposed admission control scheme under interconnected switch environment because the data traffic transmits through switches in networks. From the simulation results, it is shown that the call admission control scheme may not operate properly on the interconnected switch even though the scheme works well on a single switch. In this parer, we analyze the cell loss probability, utilization and self-similarity of output ports of the interconnected networks switch by using shared buffer memory management schemes and propose the new call admission control scheme considering the interconnected network switches under self-similar traffic environments.

• Journal of KIISE:Information Networking
• /
• v.30 no.4
• /
• pp.520-534
• /
• 2003

In this paper, a performance evaluation model of the Fat-tree Network with the multiple-buffered crossbar switches is proposed and examined. Buffered switch technique is well known to solve the data collision problem of the switch network. The proposed evaluation model is developed by investigating the transfer patterns of data packets in a switch with output-buffers. Two important parameters of the network performance, throughput and delay, are then evaluated. The proposed model takes simple and primitive switch networks, i.e., no flow control and drop packet, to demonstrate analysis procedures clearly. It, however, can not only be applied to any other complicate modern switch networks that have intelligent flow control but also estimate the performance of any size networks with multiple-buffered switches. To validate the proposed analysis model, the simulation is carried out on the various sizes of Fat-tree networks that uses the multiple buffered crossbar switches. Less than 2% differences between analysis and simulation results are observed.