• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.741-749
• /
• 2021

본 논문에서 제안한 전류형 LLC AC to DC 고주파 공진 컨버터는 스위치 양단에 병렬로 공진 커패시터(C₁, C₂)를 연결함으로써 ZVS(Zero Voltage Switching)동작 뿐만 아니라 2차측 Diode의 ZCS(Zero Current Switching) 동작이 가능하므로 스위칭 소자의 턴-온 및 2차측 다이오드의 턴-오프 손실을 저감시킬 수 있다. 본 논문에서 제안한 LLC AC to DC 고주파 공진 컨버터의 회로 해석은 무차원화 제어 파라메타를 도입하여 범용성 있게 기술하였다. 또한 제안한 LLC AC to DC 고주파 공진 컨버터의 운전 특성은 무파원화 제어 주파수(μ), 무차원화 저항(λ) 등의 무차원화 제어 파라메타를 이용하여 특성 평가를 수행하였다. 특성 평가를 통한 특성값을 기초한 LLC AC to DC 고주파 공진 컨버터 설계 기법의 일예를 제시하였으며, 실험 및 PSIM 시뮬레이션을 통해 이론 해석의 정당성을 입증하였다.

• 한국산학기술학회논문지
• /
• 제17권6호
• /
• pp.239-245
• /
• 2016

본 논문에서는 스마트기기의 배터리를 전원으로 갖는 12 V 승압형 PWM 변환기를 설계하고 컨버터를 구성하는 각 소자들의 손실을 계산하여 가장 안정적인 동작을 하는 설계 값을 도출하였다. 12 V 승압형 PWM 변환기는 저항, 커패시터 및 인덕터 등의 여러 수동소자를 비롯하여, 다이오드, 전력 스위치용 파워 MOS 트랜지스터와 PWM 신호제어를 위한 IC를 사용하여 구현하였다. 컨버터를 구성하는 주요 소자들의 이론적인 계산 값과 회로설계 해석프로그램인 PSPICE를 사용한 시뮬레이션 결과를 비교하고 각 소자 값들을 변화시키며 결과 파형을 분석한다. 분석한 컨버터를 실제 PCB 보드에 구성하고 디지털 오실로스코프와 DMM 멀티미터를 사용하여 측정하였고, SPICE 시뮬레이션을 통해 얻은 결과 값과 비교하였다. 설계한 컨버터에서 사용한 제어용 IC 칩은 TI(텍사스 인스트루먼트) 사의 LM3481을 사용하여 설계를 구현하였고, 5V 입력, 12V의 출력 값을 가지는 것을 확인하였다. 모의실험과 동일한 조건에서 출력전압, 리플전압 및 부하, 입력전압 변도율 등의 특성에 대한 측정결과는 SPICE 시뮬레이션 결과와 일치하는 것을 확인하였다.

• 한국정보전자통신기술학회논문지
• /
• 제16권6호
• /
• pp.454-464
• /
• 2023

본 논문은 센서 노드 응용을 위한 1MS/s의 샘플링 속도를 가지는 저전력 8비트 비동기 축차근사형(successive approximation register, SAR) 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 제안한다. 이 ADC는 선형성을 개선하기 위해 부트스트랩 스위치를 사용하며, 공통모드 전압(Common-mode voltage, VCM) 기반의 커패시터 디지털-아날로그 변환기 (capacitor digital-to-analog converter, CDAC) 스위칭 기법을 적용하여 DAC의 전력 소모와 면적을 줄인다. 외부 클럭에 동기화해서 동작하는 기존 동기 방식의 SAR ADC는 샘플링 속도보다 빠른 클럭의 사용으로 인해 전력 소비가 커지는 단점을 가지며 이는 내부 비교를 비동기 방식으로 처리하는 비동기 SAR ADC 구조를 사용하여 해결할 수 있다. 또한, 낮은 해상도의 설계에서 발생하는 큰 디지털 전력 소모를 줄이기 위해 동적 논리 회로를 사용하여 SAR 로직를 설계하였다. 제안된 회로는 180nm CMOS 공정으로 시뮬레이션을 수행하였으며, 1.8V 전원전압과 1MS/s의 샘플링 속도에서 46.06𝜇W의 전력을 소비하고, 49.76dB의 신호 대 잡음 및 왜곡 비율(signal-to-noise and distortion ratio, SNDR)과 7.9738bit의 유효 비트 수(effective number of bits, ENOB)를 달성하였으며 183.2fJ/conv-step의 성능 지수(figure-of-merit, FoM)를 얻었다. 시뮬레이션으로 측정된 차동 비선형성(differential non-linearity, DNL)과 적분 비선형성(integral non-linearity, INL)은 각각 +0.186/-0.157 LSB와 +0.111/-0.169 LSB이다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.65-73
• /
• 2006

본 논문에서는 각종 지능형 센서, control system 및 battery-powered system 응용과 같이 고해상도, 저전력 및 소면적을 동시에 요구하는 시스템을 위한 14b 200KS/s $0.87mm^2$ 1.2mW 0.18um CMOS 알고리즈믹 A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 해상도 및 속도 사양을 만족시키면서, 동시에 면적을 최소화하기 위해 입력단 샘플-앤-홀드 앰프를 전혀 사용하지 않는 알고리즈믹 구조를 채택하였으며, 전체 ADC의 전력소모를 최소화하기 위해 핵심 아날로그 회로 부분에는 향상된 스위치 기반의 바이어스 전력 최소화 기법을 제안하였고, multiplying D/A 변환기에는 클록 선택적인 샘플링 커패시터스위칭 기법을 적용하였다. 또한, 초저전력 온-칩 기준 전류 및 전압 발생기를 제안하여 전체 ADC의 전력소모를 최소화하였다. 제안하는 시제품 ADC는 0.18um 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.98LSB 및 15.72LSB 수준을 보인다. 또한, 200KS/s의 동작 속도에서 SNDR 및 SFDR이 각각 최대 54dB, 69dB이고, 전력 소모는 1.8V 전원 전압에서 1.2mW이며 제작된 ADC의 칩 면적은 $0.87mm^2$이다