• 대한전자공학회논문지
• /
• 제15권1호
• /
• pp.12-18
• /
• 1978

Roome6)은 주어진 상태표로부터 최눈 k-CC를 구하고 이로 부터 k-SR의 종분할인 요소분할을 구하는 알고리즘을 제시하였다. 본 논문은 단순히 비트의 비교와 처리만으로 기본분할을 구할 수 있고 계산기 프로그램에 용이한 보라 개선된 두 알고리즘을 제시하였다. 기저분할의 쌍이란 개념을 정의하였고 이것을 이용함으로서 주어진 기저분할의 집합이 기저분할의 쌍의 요소만을 갖게되어 알고리즘이 간단화 되었다.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2008년도 제38차 하계학술발표논문집 16권1호
• /
• pp.137-141
• /
• 2008

객관화된 메타정보를 이용하는 검색방법과는 다르게 내용기반 검색에서는 전처리된 데이터가 동일하지 않을 수 있다는 문제점이 있다. 특히 디지털 음악데이터의 경우 인코딩과정을 거칠 때마다 미세하지만 파형의 변화가 생긴다. 이러한 변형은 타임코드를 쉬프트 시켜 동일한 데이터 검색에 어려움을 발생시킨다. 본 논문에서는 이러한 문제를 해결하고자 음악의 시작점을 검출 할 수 있는 방법을 제안하였다. 사람이 소리를 인지하는 원리는 공기가 진동하여 청각기관을 자극하기 때문이며 공기의 진동은 파동을 형성한다. 파동을 구성하는 최소파형모형의 존재 여부를 검사하여 음악의 시작점을 검출하였다. 녹음환경 및 디지털 압축 과정으로 음을 구성하는 파형에 노이즈가 포함될 경우 음악의 시작점 검출에 방해 요인이 된다. 노이즈의 영향을 받지 않고 음악의 시작점을 검출하기 위해 노이즈가 포함된 파형의 특징을 분류하고, 이 분류를 예외 조건을 두어 해결하였다. 제안한 방법의 성능을 측정하기 위해 600개의 음원을 실험 하였으며 86%의 일치율을 보였다.

• 전자공학회논문지T
• /
• 제36T권1호
• /
• pp.1-7
• /
• 1999

본 논문에서는 실시간 영상처리 시스템나 HDTV에서의 영상신호 압축 및 복원의 실시간처리를 위해 사용하는 고성능 2-D DCT 프로세서의 VLSI 구조를 최적화 정수형 여현 변환(OICT)의 고속 연산 알고리즘을 이용하여 구현하였다. OICT의 고속 연산 알고리즘의 계수는 정수값이어서 변환시 정수형 연산을 수행하게 되므로 부동소수점 연산을 수행하는 DCT에 비해 전체적으로 하드웨어의 복잡도와 속도를 향상시킬 수 있다. 제안한 VLSI 구조는 이러한 OICT의 장점을 설려 곱셈기를 입력값의 쉬프트와 덧셈기만으로 구성하여 고속연산을 수행하게 하므로써 비용과 속도를 개선할 수 있었다.

• 한국정보처리학회논문지
• /
• 제3권2호
• /
• pp.225-230
• /
• 1996

최대 주기를 갖는 n차 선형 쉬프트 레지스트(m-LFSR)를 비선형 논리로 결합 하여 키 출력 수열을 발생시키는 이진 난수 발생기의 출력 수열과 입력 m-LFSR출력 수열과 의 입.출력 상관관계를 이용한 통계적 검정법을 제안한다. 제안된 검정법은 비선형 함수의 출력과 입력 변수들 간의 상호 정보량으로 분할표의 동질성을 이용하며 $\chi$2- 검정을 수행한다. 또한 제안된 검정법을 대표적인 몇몇 비선형 암호 시스템에 적용한 컴퓨터 시뮬레이션 결과를 기술함 으로서 제안된 검정법이 강력한 알고리즘 설계 기준의 평가 척도로써 이용될 수 있슴을 보인다.

• 디지털콘텐츠학회 논문지
• /
• 제18권1호
• /
• pp.71-77
• /
• 2017

가상광고는 컴퓨터 그래픽을 이용하여 스포츠영상과 같은 미디어제작영상에 제품의 이미지, 로고, 선전문구 등을 삽입하는 광고기법이다. 최근 영상처리 기술과 컴퓨터 성능의 상승으로 인해 스포츠영상에 가상광고를 삽입하기 위한 기술적인 요소가 충족되어 영상 내에 가상광고의 삽입이 활발하게 진행되고 있다. 또한 자동적인 가상광고 삽입을 위한 영상 처리 기술이 가상광고 영역에서 중요한 연구 분야로 자리 잡고 있다. 이에 본 논문에서는 스포츠 영상 내에서 자동적으로 가상광고를 삽입하기 위해 영상처리 기법과 기계학습을 활용하여 저정보 영역을 추출하는 방법을 제안한다. 제안 방법은 영상의 밝기 정도를 히스토그램을 통해 분석하고 기계학습 방법을 활용하여 저정보 영역을 추출한다.

• 한국정보통신학회논문지
• /
• 제17권4호
• /
• pp.953-958
• /
• 2013

본 논문에서는 고성능 HEVC 복호기를 위한 효율적인 $32{\times}32$ 역변환기 하드웨어 구조를 제안한다. HEVC는 4k, 8k 이미지와 같이 기존의 이미지코덱에 비해 훨씬 더 큰 크기의 이미지를 처리할 수 있는 새로운 영상 압축 표준이다. 큰 이미지의 데이터를 효과적으로 처리하기 위해 다양한 새 블록 구조를 채택하였으며, 이 블록들은 $4{\times}4$, $8{\times}8$, $16{\times}16$, $32{\times}32$으로 구성되었다. 이 논문에서는 $32{\times}32$ 역변환기의 효과적인 구조를 제안하며, 역변환기의 구조는 $32{\times}32$ 행렬을 $16{\times}16$ 행렬로 재구성하고 쉬프트와 덧셈기로 구성된 곱셈기를 사용하여 연산을 단순화 하였으며 멀티 사이클 패스를 구현하여 낮은 주파수에서도 동작이 가능하도록 설계하였다. 또한 HEVC 코덱의 다양한 크기의 변환이나 순방향 변환 블록에 쉽게 적용할 수 있다.

• 융합신호처리학회논문지
• /
• 제13권4호
• /
• pp.194-200
• /
• 2012

본 논문에서는 S.Bostas와 V.Kumar[7]에 의하여 제안되고 $GF(2^n)$에서 정의되는 부호계열 발생알고리즘을 분석하고, 길이 n인 이진벡터로 이루어지는 벡터공간 $F_2$으로부터, 두 원소로 정의되는 공간 $F_2$로 사상할 수 있는 부울함수를 이용하여 발생기 구성 함수를 도출하였다. 차수 n=5와 n=7인 두 종류의 최소 다항식을 이용한 피드벡 쉬프트레지스터를 기반으로 Trace 함수로부터 부호계열 발생기 구성 부울함수를 도출하고 발생기를 설계 구성하였으며 이를 이용하여 두 종류의 부호계열 군을 발생하였다. 발생된 부호계열의 주기는 각각 31과 127로서 주기 $L=2^n-1$을 만족하고 ${\tau}=0$을 제외한 자기상관함수 값과 상호상관함수 값이 각각 {-9, -1, 7}과 {-17, -1, 15}로서 상관함수 값 $R_{i,j}({\tau})=\{-2^{(n+1)/2}-1,-1,2^{(n+1)/2}-1\}$의 특성을 만족하였다. 이 결과로부터 부울함수를 이용한 부호계열 발생기 설계와 구성이 타당함을 확인하였다.

• 융합신호처리학회논문지
• /
• 제11권3호
• /
• pp.244-249
• /
• 2010

차세대 멀티 레벨 셀 플래시 메모리들을 위해 복잡도가 낮은 에러 정정 코드 구현에 대한 요구가 커지고 있다. 일반적으로 부 표현 (sub-expression) 들을 공유하는 것은 복잡도와 칩 면적을 줄이기 위한 효과적인 방법이다. 본 논문에서는 직렬 선형 귀환 쉬프트 레지스터 구조를 기반으로 부 표현들을 이용한 저 복잡도 m-비트 병렬 BCH 인코더 구현 방법을 제안한다. 또한, 부 표현들을 탐색하기 위한 일반화된 방법을 제시한다. 부 표현들은 패리티 생성을 위해 사용하는 행렬(생성 행렬, generator matrix)의 부 행렬 (sub-matrix)과 다른 변수들의 합과의 행렬 연산에 의해 표현된다. 부 표현들의 수는 개로 한정되며, 탐색된 부 표현들은 다른 병렬 BCH 인코더 구현을 위해 공유되어질 수 있다. 본 논문은 구현 과정에서 다수의 팬 아웃에 의해 발생하는 문제점(지연)의 해결이 아닌 복잡도(로직 사이즈) 감소에 그 목적이 있다.

• 한국정보처리학회논문지
• /
• 제4권7호
• /
• pp.1900-1906
• /
• 1997

본 논문에서는 FPGA에 회로를 설계할 때, 일괄검사가 가능한 BIST의 효율적인 BILBO(이하 EBILBO)를 설계한다. 제안된 일괄검사 알고리즘은 회로의 복잡도와 규모가 큰 회로에서 하나의 핀(pin)으로 정상속도에서 회로검사가 가능하다. BIST 설계에서, 필요한 검사패턴은 의사 랜덤패턴으로 생성하고, 출력은 다중 입력 쉬프트 레지스터에 의한 병렬 신호분석으로 검사하였다. 제안된 알고리즘은 VHDL로 동작적 기술하므로 검사패턴 생성과 응답분석 및 압축에 대한 모델을 용이하게 변경할 수 있다. FPGA상에 설계된 회로에서, 구현된 BIST의 EBILBO의 면적과 성능은 ISCAS89 벤치마크 회로를 통하여 평가하였다. 600 셀(cell) 이상의 회로에서 EBILBO 면적은 30% 이하로 감소하고, 검사패턴은 500K 정도로 신축성 있게 생성되고, 고장검출률의 범위는 88.3%에서 100%임을 확인하였다. 일괄검사의 BIST를 위한 EBILBO 동작은 정상모드와 병행하여 실시간으로 검사모드를 $s+n+(2^s/2^p-1)$시간 내에 동시에 수행할 수 있다.(CUT의 PI 수;n, 레지스터 수;s, p는 다항식의 차수). 제안된 알고리즘은 VHDL 코딩으로 설계와 검사가 병행될 수 있는 라이브러리로 구축되어 DFT에 광범위하게 응용되어질 수 있다.

• 정보처리학회논문지A
• /
• 제16A권2호
• /
• pp.79-88
• /
• 2009

경계면스캔 구조는 시험대상회로의 입력측 스캔경로에 직렬입력을 통하여 시험패턴을 입력하고, 병렬로 대상회로에 인가한 후, 응답값을 출력측 스캔경로를 통하여 TDO로 직렬로 출력하는 시험구조로서, 대상회로의 동작속도에 맞추어 인가되는 연속적인 시험패턴에 대한 대상회로의 동적인 변화되는 출력을 관찰하는 것이 불가능하다. 본 논문에서는 대상회로의 동작속도 환경하에서 연속적인 시험패턴을 입력하여 시험대상회로의 연속적인 동적인 출력값들을 지속적으로 TDO로 출력함으로써 대상회로에 대한 성능시험에 사용할 수 있는 패턴생성기와 CBSR(Continuous capture Boundary Scan Register)를 이용한 시험구조와 시험절차를 개발하였다. 본 논문에서 사용된 CBSR은 연속캡쳐 설정과 쉬프트경로 설정을 위해 개발되었으며, 표준의 경계면 스캔 레지스터의 기능을 정상적으로 수행하도록 설계되었다. Altera의 Max+Plus 10.0를 사용하여 패턴생성기와 CBSR을 이용한 시험구조를 설계하고, 스캔구조를 적용 설계하고, CCAP명령어를 사용한 시험절차를 시뮬레이션을 통해 제안된 시험구조의 동작의 정확성을 확인하였다.