• 융합보안논문지
• /
• 제10권2호
• /
• pp.19-26
• /
• 2010

본 연구에서는 정보은닉을 위한 스테가노그라피에 대한 연구로서 은닉기법에서 비트 플레인 추출방법을 통하여 쉽게 나타나지는 문제점을 보완하였다. 즉, Cover 이미지에 Logo 이미지를 은닉함에 있어 비트 플레인 분산방식 후 Pack 형식을 이용한 코드 빈도 조사와 연속값 조사 등을 통해 압축하여 용량을 줄인 후, Embedding하며 그때 seed 값을 주어 암호화를 높임으로써 쉽게 추출당하지 않을 수 있도록 하였다. 비트 플레인 추출방법은 (0-7)비트 중 어느 한 해당하는 비트에 값을 넣기 때문에 특정 비트에서 값이 보여 지는 문제점이 발생하기 하므로 이를 보완하기 위해 Premutaion 후 흩어져 있는 로고 이미지를 한쪽으로 쉬프트 시키는 Permutation 보완작업과 비트 플레인 분산삽입 방식, 팩 형식의 압축 프로그램 등을 적용하였다.

• 정보처리학회논문지C
• /
• 제8C권1호
• /
• pp.12-15
• /
• 2001

합산 난수 발생기(Summation Generator)는 LFSR의 출력 수열을 정수 합산하여 키 수열을 발생한다. 이와 유사하게 두개의 FCSR의 출력 수열을 상관관계에 안전한 비트별 논리합(bitwise exclusive-oring)을 이용한 이진 난수열 발생기를 제안하고, 출력된 수열의 암호학적 특성을 살펴본다.

• 한국정보전자통신기술학회논문지
• /
• 제7권3호
• /
• pp.121-125
• /
• 2014

DSP 시스템에서 널리 사용되는 힐버트 변환에서 곱셈 연산은 반드시 필요한 요소이며 변환에 사용되는 계수의 차수가 높아질수록 하드웨어는 복잡하고 많은 양의 게이트를 필요로 한다. 본 연구에서는 힐버트 변환에 사용되는 곱셈연산에 MAG 알고리즘이 적용된 쉬프트와 덧셈을 사용한 곱셈블록을 구현하여 하드웨어의 복잡도를 줄일 수 있다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2004년도 전력전자학술대회 논문집(2)
• /
• pp.494-497
• /
• 2004

계통연계형 태양광발전 시스템의 확대보급에 따라 단독운전 검출기법의 검출 성능에 대한 검증의 필요성이 대두되고 있다. 본 논문에서는 단독운전 검출기법의 대표적인 능동적 검출기법인 무효전력 변동기법 (reactive power variation method)과 주파수 쉬프트기법(active frequency drift method)을 IEEE Std 929-2000에서 명시된 단독운전검출 시험 방법을 이용하여 단독운전검출기법의 성능 및 불검출 영역(non-detection zone)에 대하여 비교 분석하였다.

• 정보처리학회논문지B
• /
• 제11B권7호
• /
• pp.779-784
• /
• 2004

본 논문에서는 평판디스플레이 상에서 밝기 보존을 이용한 콘트라스트 향상 기법을 제안하였다. 제안한 방식은 실시간 처리를 위하여 선형추정방법을 적용하여 누적분포함수를 계산함으로써 하드웨어 복잡성을 감소시켰다. 본 논문에서는 제안한 알고리즘을 효과적으로 처리하기 위하여 누적분포함수의 샘플 값과 배럴쉬프트(Barrel Shift)를 사용하였다. 제안된 방식에 의한 처리 결과와 원 영상의 화질 평가를 위하여 시각적 검증과 히스토그램 편차를 도입하였다.

• 한국컴퓨터정보학회논문지
• /
• 제7권4호
• /
• pp.89-93
• /
• 2002

본 논문에서는 32비트 DSP에 사용 가능한 ALU를 설계하였다. 이 ALU는 32비트 연산을 기본 단위로 하고 있으며 5단 파이프라인 중에서 execution 단계에 해당된다. ALU에서 지원하는 기능은 덧셈, 뺄셈, 나눗셈과 같은 산술연산, AND, XOR과 같은 논리연산, 그리고 쉬프트 등이다. 기능별로 여러 기능 블록을 사용하지 않는 대신 몇 개의 기능 블록만을 만들고, 회로 동작이 이 기능 블록들을 공유하도록 설계하였으며, ALU를 설계하기 위해 각 기능 블록을 HDL로 기술하여 시뮬레이션을 수행하였다. 이ALU는 32 비트 DSP에 사용 가능하도록 설계되었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1992년도 하계학술대회 논문집 A
• /
• pp.459-461
• /
• 1992

This paper presents the new method to recognize the 2D patterns dynamically by rotating the input patterns according to the difference vector. Generally neural network with many patterns leads to various recognition ratio. The dynamic management of input patterns means that we can move pixels to desired locations controlled by the difference vector. We divide dual neural network model into two parts at learning phase, respectively. And then we combine them to construct the total network. Our model has some good results such that it has less number of patterns and reduced learning time. At present, we only discuss the four way movement of input patterns. The research for the complex movement will be fulfilled later.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.1205-1208
• /
• 2003

본 논문에서는 분할된 스캔을 이용한 저전력 BIST 구조를 제안한다. 제안하는 BIST는 내부 스캔 패스를 회로의 구조적인 정보와 테스트 패턴 집합의 특성에 따라 4개의 스캔 패스로 분할하고 일부 스캔 패스에만 입력패턴이 인가되도록 설계하였다. 따라서 테스트 패턴 입력 시에 스캔 패스로의 쉬프트 동작 수를 줄임으로써 회로 내부의 전체 상태천이 수를 줄일 수 있다. 또한 4개로 분할되는 스캔패스의 길이를 고려하여 각 스캔 패스에 대해 1/4의 속도로 낮춰진 테스트 클럭을 인가함으로써 전체 회로의 전력 소모를 줄일 수 있도록 하였다. ISCAS89 벤치마크 회로에 대한 실험을 통하여 제안하는 BIST 구조가 기존 BIST 구조에 비해 최대 21%까지 전력소모를 줄일 수 있음을 확인하였다.

• 한국컴퓨터산업학회논문지
• /
• 제2권9호
• /
• pp.1183-1190
• /
• 2001

본 논문에서는 아날로그의 비디오 신호를 디지털로 부호화하는데 기존과 다른 파이프라인 방식을 사용하도록 하였다. 부호화기의 전체 동작을 화소 클럭비에 따른 파이프라인 구조로 설계하여 각 하위 블록들의 동작 타이밍을 확보하여 시스템을 안정화시켰으며 고정된 계수와 곱셈의 경우 기존의 ROM 테이블 또는 곱셈기 방식을 사용하지 않고 쉬프트와 덧셈기 방식으로 설계함으로써 시스템의 복잡도를 줄이며 논리 게이트 수를 15%줄이는 효과를 보였다. 설계된 부호화기는 각각의 하위 블록으로 나누어 VHDL로 설계하였고, Max+plusII를 이용한 FPGA로 동작 확인을 하였다.

• 한국통신학회논문지
• /
• 제31권2C호
• /
• pp.123-129
• /
• 2006

랜덤하게 생성된 LDPC 부호의 경우 부호화기의 복잡도가 크기 때문에 효과적인 부호화를 위하여 구조적인 설계를 필요로 한다. 본 논문에서는 효율적인 부호화기를 위해 기존에 제안된 eIRA 부호에 순환 행렬의 구조를 적용한 부호화기 구조를 제안하였다. 제안된 순환 행렬 구조는 쉬프트 레지스터를 사용하여 부호화기를 구성할 수 있으며, 순환 행렬의 사용으로 인한 성능 저하를 방지하기 위해 치환 행렬 구조에 해당하는 인터리버를 사용하였다. 제안된 부호는 LDPC 부호화기의 복잡도는 낮추면서도 기존의 부호화기의 성능과 유사한 성능을 보인다.