• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.13 no.11
• /
• pp.2385-2390
• /
• 2009

N-doped ZnO thin films with c-axis preferred orientation were prepared on p-Si(100) wafers, using an RF magnetron sputter deposition. For ZnO deposition, $N_2O$ gas was employed as a dopant source and various deposition conditions such as $N_2O$ gas fraction and RF power were applied. The depth pofiles of the nitrogen [N] atoms incorporated into the ZnO thin films were investigated by Auger Electron Spectroscopy(AES) and the nano-scale structural characteristics of the N-doped ZnO thin films were also investigated by a scanning electron microscope (SEM) technique.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.11a
• /
• pp.120-120
• /
• 2006

탄소나노튜브는 nm급의 크기에 높은 전기전도도, 열전도 효율, 감한 기계적 강도 등의 장점을 가지며, FED(Field Emission Display), 극미세 전자 스위칭 소자, SET(Single Electron Transistor), AFM(Atomic Force Microscope) tip등 여러 분야로의 응용을 연구하고 있다. 본 연구에서는 탄소나노튜브를 Si 웨이퍼 위에 Ni/Ti 금속층을 촉매층으로 사용하고, 암모니아($NH_3$)가스와 아세틸렌 ($C_2H_2$)가스를 각각 희석가스와 성장원으로 사용하여 합성하였다. 탄소나노튜브의 성장은 Hot filament 화학기상증측(HFPECVD) 방식을 사용하였으며, 이 방법은 다량의 합성, 높은 균일성, 좋은 정렬 특성등의 장점을 가진다. 성장 온도는 탄소나노튜브의 성장 특성을 변화시키는 중요한 요소이다. 성장 온도에 따라 수직적 성장, 성장 밀도등의 특성 변화를 관찰하였다. 성장된 탄소나노튜브층 성분 분석은 에너지 분산형 X-선 측정기(EDS)를 통해 관찰하였고, 끝단에 촉매층이 존재하는 30~50 nm 폭을 가진 다중벽 탄소나노튜브를 고배율 투과전자현미경(HRTEM) 분석을 통해 관찰하였다. 전계방사 주사전자현미경(FESEM) 분석을 동해 1~3${\mu}m$의 길이를 가진 탄소나노튜브가 높은 밀도로 성장된 것을 확인하였다.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.15 no.10
• /
• pp.889-895
• /
• 2002

Wafer level packaging is gain mote momentum as a low cost, high performance solution for RF-MEMS devices. In this work, the flip-chip method was used for the wafer level packaging of RF-MEMS devices on the quartz substrate with low losses. For analyzing the EM (electromagnetic) characteristic of proposed packaging structure, we got the 3D structure simulation using FEM (finite element method). The electric field distribution of CPW and hole feed-through at 3 GHz were concentrated on the hole and the CPW. The reflection loss of the package was totally below 23 dB and the insertion loss that presents the signal transmission characteristic is above 0.06 dB. The 4-inch Pyrex glass was used as a package substrate and it was punched with air-blast with 250${\mu}{\textrm}{m}$ diameter holes. We made the vortical feed-throughs to reduce the electric path length and parasitic parameters. The vias were filled with plating gold. The package substrate was bonded with the silicon substrate with the B-stage epoxy. The loss of the overall package structure was tested with a network analyzer and was within 0.05 dB. This structure can be used for wafer level packaging of not only the RF-MEMS devices but also the MEMS devices.

• Journal of the Microelectronics and Packaging Society
• /
• v.15 no.2
• /
• pp.29-36
• /
• 2008

In this paper, mechanical reliability issues of copper through-wafer interconnections are investigated numerically and experimentally. A hermetic wafer level packaging for MEMS devices is developed. Au-Sn eutectic bonding technology is used to achieve hermetic sealing, and the vertical through-hole via filled with electroplated copper for the electrical connection is also used. The MEMS package has the size of $1mm{\times}1mm{\times}700{\mu}m$. The robustness of the package is confirmed by several reliability tests. Several factors which could induce via hole cracking failure are investigated such as thermal expansion mismatch, via etch profile, and copper diffusion phenomenon. Alternative electroplating process is suggested for preventing Cu diffusion and increasing the adhesion performance of the electroplating process. After implementing several improvements, reliability tests were performed, and via hole cracking as well as significant changes in the shear strength were not observed. Helium leak testing indicated that the leak rate of the package meets the requirements of MIL-STD-883F specification.

• Journal of the Microelectronics and Packaging Society
• /
• v.8 no.4
• /
• pp.17-23
• /
• 2001

The 3-D Hall sensor has two horizontal magnetic field sensing parts ($\chi$, y components) and one vertical magnetic field sensing part (z component). For conventional, 3-D Hall sensor it is general that the sensitivity for $B_{z}$ is about 1/10 compared with those for $B_\chi$ or $B_y$. Therefore, in this work, we proposed 3-D Hall sensor with new structure. We have increased the sensitivity about 6 times to form the trench using anisotropic etching. And we have increased the sensitivity for the $B_z$ by 80% compared with those of $B_\chi$ and$B_y$ using deposition of the ferromagnetic thin films on the bottom surface of the wafer to concentrate the magnetic fluxes. When the input current was 3 mA, sensitivities of the fabricated sensor with Ni/Fe film for $B_\chi, B_y$ and $B_{z}$ were measured as 120.1 mV/T, 111.7 mV/T, 95.3 mV/T, respectively. The measured linearity of the sensor was within $\pm$3% of error.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.176-176
• /
• 2011

경사 코팅법은 증발 물질이 기판에 수직으로 입사하는 기존 코팅방법과 다르게 증발물질이 기판과 $90^{\circ}$ 이하의 경사각으로 입사하도록 하여 코팅하는 방법이다. 이러한 경사 코팅법은 각도를 달리함으로 인해 비스듬한 기둥, 나선형, C-형, S-형, zigzag 구조 등의 정교하고 폭넓은 박막을 형성 할 수 있다. 이러한 경사 코팅법은 경사굴절 광학필터, 선형 편광 등의 광 산업계에서 널리 사용되고 있다. 본 연구에서는 경사 코팅법을 이용하여 마그네트론 스퍼터링법으로 Al 박막을 제조하였고 다양한 경사 각도에 따른 조직의 특성과 내식성 등을 평가하고 비교하였다. 기판을 $0^{\circ}$, $30^{\circ}$, $45^{\circ}$, $60^{\circ}$, $90^{\circ}$의 다양한 각도로 위치시켜 냉연강판 및 Si 웨이퍼에 단일층 또는 다층으로 Al 박막을 코팅하였다. 박막의 구조를 확인하기 위해 전자현미경(SEM)을 사용하였으며 기판의 위치에 따른 변화를 관찰하기 위해 시편을 좌, 우, 중간으로 구분하여 분석하였다. Al 박막이 단층일 경우 회전각도 $60^{\circ}$에서 치밀한 조직이 관찰되었으며 이것은 표면의 반사도와 표면조도 결과와도 유사하게 나타났다. 다층 박막에서는 회전각도 $45^{\circ}$에서 아주 치밀한 조직이 나타났으며, $3{\mu}m$ 두께로 코팅한 시편의 염수분무 시험 결과 120시간 경과 후에도 적청이 발생하지 않았다. 이것은 기존의 방법이 약 72시간에서 적청이 발생하는 것과 비교할 때 경사 코팅법으로 코팅된 시편의 내식성이 현저히 향상됨을 나타낸다. 따라서 반응성이 높고 쉽게 산화가 일어나는 철강제품의 부식 방지를 위해 경사 코팅법으로 Al 박막을 제조한다면 치밀한 조직으로 인해 얇은 두께에서도 부식이 발생하는 시간을 연장시켜 제품의 내구수명을 연장시킬 수 있을 것으로 기대된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.506-507
• /
• 2011

경사코팅 기술(Oblique Angle Deposition; OAD)은 입사 증기가 기판에 수직으로 입사하지 않고 90도 보다 작은 각도로 비스듬히 입사하도록 조절하여 코팅하는 물리증착 기술의 하나로 피막의 조직을 다양하게 제어할 수 있는 방법으로 알려져 있다. 초기의 경사 코팅 기술은 경사각을 가진 정지된 기판 상에 코팅하였으나 최근에는 기판의 각도와 회전을 동시에 조절하여 이루어지는 소위 스침각 증착(Glancing Angle Deposition; GLAD) 기술이 개발되어 다양한 형태의 구조를 제어하는 연구가 활발히 진행되고 있다. 특히, 컴퓨터를 이용하여 입사각과 방위각을 정밀 제어함에 의해 나노 스케일의 Zigzag 및 나선형, 기둥형 조직 등 복잡한 형태의 박막을 제조하는 것이 가능하게 되었다. 현재, GLAD 기술과 다양한 형태의 나노 조직을 이용하여 각종 센서는 물론 태양전지와 같은 에너지 소자, 필터와 같은 광학코팅 등에 응용하기 위한 연구가 세계적으로 폭넓게 진행되고 있다. 본 연구에서는 조직의 치밀도 향상을 통한 특성 향상을 위해 Al 및 TiN 박막을 제조함에 있어서 경사코팅 기술을 응용하여 단층 및 다층 피막(각도를 반대로 하여 여러 층을 제조)을 제조하고 그 특성을 비교하였다. Al 박막은 UBM (Un-Balanced Magnetron) 스퍼터링 소스를 이용하여 타겟 표면과 기판 표면이 이루는 각도 즉, 입사빔과 기판이 이루는 각도를 각각 0, 30, 45, 60 및 90도의 각도에서 강판 및 실리콘 웨이퍼 상에 시편을 제조하되 단층 및 다층으로 시편을 제조하고 치밀도 및 내식성과 반사율 및 조도 등의 특성을 비교하였다. 그 결과 경사각으로 코팅한 시편에서 조도 및 반사율이 향상됨은 물론 치밀도 및 내식성이 향상됨을 확인하였다. 특히, 염수분무에 의한 내식성 시험에서 경사 코팅된 시편의 경우 내식성이 현저히 향상되었는데, 이는 경사 코팅 방법이 박막의 치밀도를 향상시켜 나타난 현상으로 판단된다. TiN 박막은 Cathodic Arc 방식을 이용하되 Al 박막과 동일한 방법으로 코팅을 하고 내식성 및 경도 등의 특성을 비교하였다. TiN 박막은 경사각이 커지면서 경도가 낮아지며 특히 다층막의 경우 경도 감소가 현저함을 알 수 있었다. 다만, 45도에서는 다른 경사각에 비해 약간의 경도 상승이 측정되었다. 경사각 코팅에서의 경도 감소는 피막의 경사에 의해 탐침이 미끄러지거나 또는 우선 방위에 의한 경도 증가 효과가 나타나지 않아 생기는 현상으로 판단되었다. Ferroxyl 시험을 이용한 기공도 시험에서는 경사각 코팅의 경우가 기공이 다소 감소함을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.346-346
• /
• 2011

실리콘 나노와이어는 높은 표면적으로 인해 뛰어난 감지 능력을 가지는 재료 중 하나로 다양한 센서 응용 분야에 사용되고 있다. 이를 제작하는 방법에는 Micro Electro Mechanical Systems (MEMS) 공정을 이용한 Top-down 방식과 Vapor-Liquid-Solid (VLS) 공정을 이용한 Bottom-up 방식이 널리 사용되고 있다. 특히 Plasma-Enhanced Chemical Vapor Deposition(PECVD)와 Au 촉매를 이용한 Bottom-up 방식은 수십 나노미터 이하의 실리콘 나노와이어를 간단한 변수 조절을 통해 성장시킬 수 있다. 또한 Au/Si의 공융점인 363$^{\circ}C$보다 낮은 온도에서 $SiH_4$를 분해시킬 수 있어 열적 효과로 인한 손실을 줄일 수 있는 장점을 지니고 있다. 하지만 PECVD를 이용한 실리콘 나노와이어 성장은 VLS 공정을 통해 표면으로부터 수직으로 성장하게 되는데 이는 센서 응용을 위한 전극 사이의 수평 연결 어려움을 지니고 있다. 따라서 이를 피하기 위한 표면 성장된 실리콘 나노와이어가 요구된다. 본 연구에서는 PECVD VLS 공정을 이용하여 $HAuCl_4$를 촉매로 이용한 표면 성장된 Tree-like 실리콘 나노와이어를 성장시켰다. 공정가스로는 $SiH_4$와 이를 분해시키기 위해 Ar 플라즈마를 사용 하였고 웨이퍼 표면에 HAuCl4를 분사하고 고진공 상태에서 챔버 기판을 370$^{\circ}C$까지 가열한 후 플라즈마 파워(W) 및 공정 압력(mTorr)을 변수로 두어 실험을 진행하였다. 기존의 보고된 연구와 달리 환원된 금 입자 대신 $HAuCl_4$용액을 그대로 사용하였는데 이는 표면 조도(Surface roughness)를 가지는 Au 박막 상태로 존재하게 된다. 이 중 마루(Asperite) 부분에 PECVD로부터 발생된 실리콘 나노 입자가 상대적으로 높은 확률로 흡착하게 되어 실리콘 나노와이어의 표면성장을 유도하게 된다. 성장된 실리콘 나노와이어는 SEM과 EDS를 이용하여 직경, 길이 및 화학적 성분을 측정하였다. 직경은 약 100 nm, 길이는 약 10 ${\mu}m$ 정도로 나타났으며 Tree-like 실리콘 나노와이어가 성장되었다. 향후 전극이 형성된 기판위에 이를 직접 성장시킴으로써 이 물질의 I-V 특성을 파악 할 것이며 이는 센서 응용 분야에 도움이 될 것으로 기대된다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.3 no.3
• /
• pp.661-669
• /
• 1999

A probe card is one of the most important pan of test systems as testing IC(integrated circuit) chips. This work was related to bump-type silicon vertical probe card which enabled simultaneous tests for multiple semiconductor chips. The probe consists of silicon cantilever with bump tip. In order to obtain optimum size of the cantilever, the dimensions were determined by FEM(finite element method) analysis. The probe was fabricated by RIE(reactive ion etching), isotropic etching, and bulk-micromachining using SDB(silicon direct bonding) wafer. The optimum height of the bump of the probe detemimed by FEM simulation was 30um. The optimum thickness, width, and length of the cantilever were 20 $\mum$, 100 $\mum$,and 400 $\mum$,respectively. Contact resistance of the fabricated probe card measured at contact resistance testing was less than $2\Omega$. It was also confirmed that its life time was more than 20,000 contacts because there was no change of contact resistance after 20,000 contacts.

• Proceedings of the KIEE Conference
• /
• 2007.11a
• /
• pp.148-149
• /
• 2007

We present the design and fabrication prcoess of a two-axis tilting micromirror device driven by the electrostatic vertical comb actuator. A high aspect-ratio comb actuator is fabricated by multiple DRIE process in order to achieve large scan angle. The proposed fabrication process enables a mirror to be fabricated on the wafer-scale. By bonding a double-side polished (DSP) wafer and a silicon-on-insulator (SOI) wafer together, all actuators on the wafer are completely hidden under the reflectors. Nickel lines are embedded on a Pyrex wafer for the electrical access to numerous electrodes of mirrors. An anodic bonding step is implemented to contact electrical lines with ail electrodes on the wafer at a time. The mechanical angle of a fabricated mirror has been measured to be 1.9 degree and 1.6 degree, respectively, in the two orthogonal axes under driving voltages of 100 V. Also, a $8{\times}8$ array of micromirrors with high fill-factor of 70 % is fabricated by the same fabrication process.