• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2010년도 추계학술발표대회
• /
• pp.1777-1779
• /
• 2010

최근 저전력과 새로운 응용의 대용량 데이터 처리 요구에 따라 저장 장치로 하드디스크 대신 빠른 입출력 성능을 가진 SSD 를 저장장치로 활용하는 사례가 증가하고 있으나 빈번한 임의 쓰기를 발생하는 소규모 특정 데이터를 하드디스크나 SSD 에 저장하는 경우 발생하는 성능 및 안정성 저하문제는 아직 완전히 해결하지 못하고 있다. 본 논문에서는 빈번한 임의 쓰기를 요구하는 인덱스를 바이트 접근이 가능한 NVRAM 에 저장하는 시스템 구조를 제안한다. 제안하는 시스템 구조는 NVRAM 의 바이트 단위 빠른 읽기/쓰기와 인덱스 페이지 내 실제 데이터 변경 크기가 블록 크기보다 훨씬 작다는 특성을 고려하여 인덱스 페이지 크기를 최적화하고 메인 메모리에서 인덱스 페이지 버퍼를 따로 할당하여 관리함으로써 시스템 성능 향상을 기대할 수 있음을 보인다.

• 인터넷정보학회논문지
• /
• 제16권5호
• /
• pp.19-27
• /
• 2015

최근 SSD(Solid State Drive)는 빠른 읽기/쓰기, 저전력 등 다양한 장점을 가지고 있어 스마트폰, 노트북, 서버 등의 저장장치로 사용 영역이 확대되고 있다. 하지만, 플래시 메모리의 읽기 및 쓰기의 비대칭적 성능과 제한된 쓰기 횟수가 SSD의 수명을 단축시키는 문제가 있어서 캐쉬(cache)로 사용되는 SSD의 내용을 변경시키는 블록 교체 기법(block replacement policy)이 매우 중요하다. Hybrid SSD의 수명을 향상 시킬 수 있는 방법 중 하나로 LARC 기법이 있으나, LARC는 SSD블록 관리를 위해 기존 LRU알고리즘을 사용하기 때문에 빈번히 참조되는 블록이 오래된 블록 대신 교체되어 SSD 미스율을 증가시킴으로써 시스템의 성능이 저하되는 문제점이 발생한다. 따라서, 본 논문에서는 다양한 데이터 읽기, 쓰기 환경에 효과적으로 대응하기 위해 블록의 재사용 간격을 고려한 새로운 블록 교체 기법을 제안한다. 제안된 기법은 블록 재사용 간격(Reuse interval)과 Age를 기반으로 최근성(Recency)을 추출하고 참조빈도(Frequency)를 같이 고려하여 블록을 교체한다. Workload 기반 Trace를 이용한 실험결과, 제안하는 기법은 여러가지의 기존 블록 교체 기법 및 LARC 알고리즘과 비교하여 쓰기 횟수 감소와 히트율 향상을 통해 시스템 성능과 SSD의 수명을 연장시킨다.

• 정보교육학회논문지
• /
• 제7권2호
• /
• pp.141-151
• /
• 2003

본 연구는 초등학교 저학년 아동들의 국어 읽기 능력의 신장 및 문자 해독 능력을 배양하기 위한 입문기 문자 지도용 멀티미디어 프로그램을 설계 및 구현하는 데 그 목적이 있다. 이에 따라 본 연구에서는 기본 음절표 및 쓰기 시범 자료와 표준 발음을 포함한 학습 내용으로 재구성하여 입문기 문자 지도에서 요구되는 반복 연습 및 개별 학습의 기회를 제공하여 아동들이 자신감을 가지고 접근할 수 있는 멀티미디어 프로그램을 개발하고자 하였다. 본 프로그램은 낱자 공부, 낱말 공부, 바르게 쓰기 등의 기본 학습 내용과 동화 읽기, 쉼터 등의 심화 학습 내용 및 숨은 그림 찾기, 낱자 끌어다 놓기, 배운 것 알아보기 등의 평가 내용으로 구성되어 있으며, 실제 교육 현장에서의 활용 가능성 및 기대 효과를 제시하였다.

• 전기의세계
• /
• 제37권1호
• /
• pp.55-62
• /
• 1988

본 연구에서는 현재 IBM PC등에 사용되는 8088프로세서의 16비트버젼인 8086프로세서의 ICE를 설계 제작하였다. 8088프로세서와 8086프로세서는 그 내부 기능이 동일하기 때문에 어셈블러나 링커등의 소프트웨어 개발장비들을 IBM PC에서 지원받을 수 있으므로 IBM PC에 연결된 ICE는 전체적으로 하나의 MDS시스템을 구성할 수 있다. 제작된 ICE는 1) 테스트하려는 시스템의 메모리에 대한 읽기 및 쓰기, 2) 테스트프로그램의 실제 조건에서의 수행, 3) 디버깅 기능, 4) ICE의 메모리 영역을 테스트하려는 시스템에서 활용하도록하는 기능 등을 수행할 수 있도록 하였다. 또 8086프로세서는 싱글프로세서모드와 멀티프로세서모드의 두가지 동작 모드가 있는데 싱글프로세서모드에서 동작될 수 있도록 설계되었으며 ICE의 기능 수행을 위한 논리 회로의 구성과 이해에 주안점을 두었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2012년도 한국컴퓨터종합학술대회논문집 Vol.39 No.1(A)
• /
• pp.288-289
• /
• 2012

이 논문에서는 Solid State Drives(SSD)의 구조적인 특성을 활용한 Native Command Queueing(NCQ) 스케줄링 기법을 제안하려 한다. SSD는 Hard Disk Drives(HDD)와 달리 접근시간이 매우 짧고, 읽기/쓰기 속도가 서로 다르다는 특성이 있다. 그리고 SSD 내부에는 HDD와 마찬가지로 버퍼캐시가 존재한다. 이런 특성들을 활용하여 커맨드가 처리되는데 걸리는 시간을 모델링할 수 있다. 이렇게 모델링한 처리시간을 짧은 순서대로 스케줄링 정책에 적용하여 응답속도를 개선할 수 있다.

• 전자공학회논문지
• /
• 제50권11호
• /
• pp.117-123
• /
• 2013

비터비 디코더(Viterbi decoder)용 임베디드 SRAM은 범용(General purpose) CPU에 쓰이는 SRAM과 달리 읽기, 쓰기 동작이 비터비 복호 알고리즘에 따라 일정한 액세스 패턴을 갖고 동작한다. 이 연구를 통하여 제안된 임베디드 SRAM의 구조는 이러한 메모리 동작의 패턴에 최적화되어 워드라인과 비트라인에서 발생하는 불필요한 전력소모를 제거함으로써 쓰기 동작의 소모 전력을 크게 줄일 수 있다. 65nm CMOS 공정으로 설계된 비터비 디코더는 본 논문에서 제안된 SRAM 구조를 이용하여 기존의 임베디드 SRAM 대비 8.92%만큼 면적증가로 30.84% 소모 전력 감소를 이룩할 수 있었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2014년도 춘계학술발표대회
• /
• pp.660-663
• /
• 2014

스마트폰의 등장과 스마트폰의 기능을 풍부하게 만드는 앱이 제공됨에 따라 우리는 유용한 기능을 일상 생활에서 매우 쉽게 사용할 수 있게 되었다. 이러한 앱은 대부분 SQLite 라는 단순한 DBMS 를 통해 데이터를 저장하고 관리한다. 하지만 SQLite 는 임베디드 장치의 DBMS 라는 초기 목표를 위해, 그리고 특허 등의 라이선스 문제로 인해 다소 단순한 시스템으로 설계 되었다. 하지만 처음 목표 했던 임베디드 시스템에 비해 스마트폰의 높은 성능에서는 SQLite 의 단순한 구조가 오히려 성능저하를 일으킨다. 사용자경험의 증가를 위해 SQLite 의 성능을 향상시키는 연구가 필요하며, 이를 위해 SQLite 의 질의 성능을 분석하는 연구가 필요하다. 본 논문에서는 SELECT, DELETE, INSERT, UPDATE 등의 단순 질의의 성능을 실제 스마트폰에서 측정하고, 이를 CPU 연산과 I/O 연산으로 나누어 분석한다. 이러한 분석결과 SQLite 의 SELECT 질의는 CPU 연산에 큰 영향을 받으며 읽기연산은 리눅스 커널에서 제공하는 기능으로 인해 높은 성능을보인다. 다른 질의의 경우 쓰기연산이 포함되어 있으며 전체 질의처리시간에서 80% 에서 95% 정도가 쓰기연산 시간이다. 따라서 효율적인 CPU 연산을 통해 CPU 연산시간을 줄이고 리커버리 시스템과 같은 쓰기연산에 영향을 미치는 모듈에 대한 연구가 필요하다.

• 한국콘텐츠학회논문지
• /
• 제17권12호
• /
• pp.378-385
• /
• 2017

본 연구는 대학수학능력시험 영어영역 읽기지문의 문항 유형별 응집력과 어휘정보를 파악하기 위해 코퍼스 기반 분석을 실시하였다. 본 연구에서는 한국교육과정평가원에서 제시하는 여섯 가지의 문항유형을 세가지의 범주, 즉 맥락읽기, 세부읽기, 간접쓰기로 나누어 분석하였다. 이를 위해 처음 수능이 실시된 1994학년도부터 2017학년도까지의 수능 영어영역의 읽기지문의 코퍼스를 구축한 후, 코메트릭스 3.0을 활용하여 해당 코퍼스를 분석하여 각 문항들의 응집력과 어휘정보의 차이를 살펴보았다. 연구 결과 표층응집성 지표에서는 명사중복 측정치와 어간중복 측정치에서 통계적으로 유의미한 차이를 보였다. 연결사 지표에서는 역접의 연결사와 추가의 연결사에서 통계적으로 유의미한 차이를 보였다. 어휘정보 지표의 결과에서는 대명사의 발생정도, 습득나이 측정치, 내용어의 구체성 측정치, 심상성 측정치, 유의미성 측정치에서 통계적으로 유의미한 차이를 보였다. 이러한 문항유형간 응집력과 어휘정보 분석에 대한 정보는 교과서 집필 및 수능시험 출제에 활용될 수 있을 것이며, 학생들이 직접적으로 활용할 수 있는 읽기전략으로 활용 될 것으로 기대된다.

• 대한전자공학회논문지SD
• /
• 제46권11호
• /
• pp.101-109
• /
• 2009

일반적으로 3차원 그래픽 깊이 캐쉬와 픽셀 캐쉬는 메모리 대역폭의 효율적인 사용을 위하여 라이트 백(write-back) 캐쉬로 설계된다. 또한 3차원 그래픽 특성상 캐쉬 읽기 접근을 시도한 주소에 대한 캐쉬 쓰기 접근 혹은 읽기 접근이 발생하지 않고 캐쉬 쓰기 접근만 발생하는 경우가 많다. 캐쉬 메모리의 모든 블록이 사용되고 있는 상태에서 캐쉬 접근 실패가 발생하면 캐쉬 메모리 한 블록이 교체 알고리즘(replacement algorithm)에 의하여 한 블록을 라이트 백 동작을 실행하고 그 블록에 다른 데이터를 저장한다. 이러한 캐쉬 접근 실패 발생은 방출되는 캐쉬 메모리 한 블록의 데이터를 저장하기 위한 외부 메모리 쓰기 접근과 캐쉬 접근 실패를 처리하기 위한 외부 메모리 접근을 동시에 발생시킨다. 따라서 연속적인 캐쉬 접근 실패가 발생하는 경우 다량의 메모리 읽기와 쓰기 접근이 동시에 발생되어 메모리 병목현상을 유발시키고 이는 결국 메모리 접근 소요 시간을 길어지게 한다. 이와 같이 연속적인 캐쉬 접근 실패는 캐쉬를 사용하는 프로세서나 IP의 성능 저하와 전력소비 증가를 유발한다. 본 논문에서는 캐쉬 사용 시 발생하는 메모리 병목현상을 최소화하기 위하여 빠른 라이트 백이라는 새로운 방법을 사용하였다. 이 방법은 캐쉬 메모리 블록에 들어있는 유효 데이터를 방출하는 시점을 조절하여 외부 메모리 접근이 다량으로 몰리는 것을 방지하는 것이다. 즉 같은 메모리 용량과 접근 성공율을 가지는 캐쉬의 성능을 증가시킬 수 있는 방법이다. 이를 통하여 메모리 병목 현상을 완화시킬 수 있고 또한 캐쉬 접근 실패 시 소요되는 평균 메모리 접근 소요시간을 줄일 수 있다. 이러한 새로운 캐쉬 구조를 위한 실험은 ARM11, 3차원 그래픽 가속기 및 다양한 IP들이 내장되어 있는 SoC 환경에서 3차원 그래픽 가속기의 깊이 캐쉬와 픽셀 캐쉬에 적용하여 진행하였으며 여러 가지 실험 벡터를 이용하여 결과를 측정하였을때 성능을 향상시킬 수 있다.

• 한국멀티미디어학회논문지
• /
• 제2권1호
• /
• pp.80-88
• /
• 1999

본 논문에서는 컴퓨터 그래픽스 연산의 메모리 액세스 속도를 개선하는 새로운 메모리 구조를 갖는 그래픽스 전용 메모리(SMGRA, Special Memory for GRAphics)를 제안한다. 제안된 그래픽스 전용 메모리는 사각형 영역의 화소를 동시에 처리할수 있는 Whelan이 제안한 장방형 어레이 메모리 구조를개선하여 주소디코딩시 간을 줄여주고 멀티플렉싱 기법을 사용하여 주소핀 수를 1/2로 줄인다 또한, 그래픽스 전용 메모리는 간단한 연산 로직을 가지므로 3차원 그래픽스 처리시 요구되는 읽기-수정-쓰기 메모리 사이클을 쓰기 메모리 사이클 로 대체하므로 프레임 버퍼 액세스 속도를 개선한다.