• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2018년도 제58차 하계학술대회논문집 26권2호
• /
• pp.205-206
• /
• 2018

본 논문에서는 IoT 환경의 무선 센서 네트워크 시스템 상의 효율적인 패킷 전달을 위해 큐러닝(Q-learning)에 기반한 다중 대기열 동적 스케쥴링 기법을 제안한다. 이 정책은 다중 대기열(Multiple queue)의 각 큐가 요구하는 딜레이 조건에 맞춰 최대한 패킷 처리를 미룸으로써 효율적으로 CPU자원을 분배한다. 또한 각 노드들의 상태를 큐러닝(Q-learning)을 통해 지속적으로 상태를 파악하여 기아상태(Starvation)를 방지한다. 제안하는 기법은 무선 센서 네트워크 상의 가변적이고 예측 불가능한 환경에 대한 사전지식이 없이도 요구하는 서비스의 질(Quality of service)를 만족할 수 있도록 한다. 본 논문에서는 모의실험을 통해 기존의 학습 기반 패킷 스케쥴링 알고리즘과 비교하여 제안하는 스케쥴링 기법이 복잡한 요구조건에 따라 유연하고 공정한 서비스를 제공함에 있어 우수함을 증명하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2017년도 추계학술발표대회
• /
• pp.279-280
• /
• 2017

최근 ARM, Intel 등의 주요 CPU 제조사에서는 운영체제 등 상위 레벨 소프트웨어에 대한 공격으로부터 어플리케이션의 보안상 민감한 부분을 보호하려는 목적으로 신뢰실행환경(Trusted Execution Environment, TEE)이라는 격리된 실행 환경을 자사의 칩에 제공하고 있다. TEE를 활용하기 위해서는 일반 실행 환경에서 수행될 코드와 TEE에서 수행될 코드를 각각 작성하여야 한다. 본 논문에서는 TEE 프로그램 개발의 편의를 위해, 기존에 작성된 C 프로그램을 분석하여 보안상 민감한 정보를 처리하는 부분을 분석하는 도구를 제시한다. 개발자가 기존 C 프로그램에서 보안상 민감한 정보가 유입되는 부분을 표시하면 본 도구는 민감한 정보가 처리되는 함수 목록을 분석하고, 개발자는 이를 바탕으로 일반 실행 환경과 TEE에서 수행될 코드를 작성할 수 있다.

• Journal of the Korean Data and Information Science Society
• /
• 제10권2호
• /
• pp.473-483
• /
• 1999

Linux 운영체계를 기반으로 한 PC 시스템을 고가의 상용 워크스테이션에 필적하도록 성능을 극대화하고, 각 단위 Linux PC 시스템을 네트워크를 통해 CPU와 memory를 공유하게 하는 병렬가상장치(PVM: Parallel Virtual Machine) 방식의 소프트웨어를 사용하여 군집(clustering)함으로써 슈퍼 컴퓨터급 기능을 발휘하는 분산형 PC 시스템을 시험 구축하였다. 구축된 시스템의 성능을 PVM 방식의 병렬프로그램을 사용하여 벤치마킹 해본 결과, 병렬효율 (parallel efficiency)이 90%급에 접근함을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 하계학술대회 논문집 A
• /
• pp.564-566
• /
• 2003

전력 계통에서 안정한 전력을 공급하는 것은 매우 중요하다. 전력 계통의 오류는 전압 및 주파수를 감시함으로써 검출 가능하다. 본 논문에서는 디지털 위상 고정 루프를 이용한 전력 계통의 주파수 측정 장치를 제안하고 이를 구현한 결과를 제시하고자 한다. 제안한 주파수 측정 장치는 위상 고정 루프의 기본요소로 구성된다. 위상분별기는 배타적 논리연산을 통해 위상오차를 검출하고 위상의 앞섬 및 뒤짐의 검출이 가능하도록 설계하였으며, 전력 계통의 주파수 동특성을 고려해서 3차의 루프 필터를 설계하였다. DCO는 출력 주파수의 분해능을 고려하여 입력 신호를 정확하게 추정할 수 있도록 설계하였다. 제안한 주파수 측정 장치의 성능을 검증하기 위하여 모의실험을 통해 주파수 변동량의 측정 범위 및 정확도를 검토하였으며, FPGA와 CPU를 포함하는 하드웨어를 구현하였다. FPGA에는 Verilog HDL로 디지털 위상 고정 루프의 위상분별기와 DCO를 구현하였으며 루프필터는 소프트웨어로 구현하였다. 제안한 디지털 위상 고정 루프의 성능 검증을 위해 정밀한 함수 발생기의 출력을 인가한 후 출력 주파수를 측정한 결과 및 전력 계통에 대한 실험 결과를 제시하였다.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2019년도 제59차 동계학술대회논문집 27권1호
• /
• pp.7-8
• /
• 2019

자료경합은 두 개 이상의 스레드가 같은 공유메모리에 적절한 동기화 없이 접근하고, 적어도 한 개의 접근사건이 쓰기일 때 발생할 수 있는 동시성 오류이다. 자료경합은 프로그래머가 의도하지 않은 비결정적인 수행결과를 초래하여, 항공기 소프트웨어와 같은 고신뢰성이 요구되는 프로그램에서 치명적인 오류를 발생시켜 인적 물적 손해로 이어질 수 있다. 자료경합 탐지기법은 이러한 문제를 사전에 탐지하여 수정하는데 사용되어진다. 하지만 GPGPU 프로그램에서의 자료경합은 CPU 병행프로그램에서보다 복잡한 실행구조를 가지고 있어 스레드 및 메모리 계층, 스케줄링, 동기화 기법 등의 많은 변수가 존재한다. 이로 인해 실세계 프로그램에 자료경합 탐지기법을 적용하여 검증 시 이러한 변수들을 반영하여 실험하는데 많은 노력이 소요된다. 본 논문은 실세계 프로그램에서의 자료경합을 대표하는 4가지 패턴의 합성프로그램으로 이루어지고 실행 시 스레드 및 메모리 계층, 스레드 구조, 메모리 사용량 및 동기화 방안을 지정할 수 있는 벤치마크 모음을 제시한다.

• 대한조선학회논문집
• /
• 제59권6호
• /
• pp.393-399
• /
• 2022

During the ship hull design process, resistance performance estimation is generally calculated by simulation using computational fluid dynamics. Since such hull resistance performance simulation requires a lot of time and computation resources, the time taken for simulation is reduced by CPU clusters having more than tens of cores in order to complete the hull design within the required deadline of the ship owner. In this paper, we propose a method for estimating resistance performance of ship hull by simulation using a graph neural network. This method converts the 3D geometric information of the hull mesh and the physical quantity of the surface into a mathematical graph, and is implemented as a deep learning model that predicts the future simulation state from the input state. The method proposed in the resistance performance experiment of simple hull showed an average error of about 3.5 % throughout the simulation.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제10권10호
• /
• pp.261-268
• /
• 2021

클라우드 컴퓨팅은 서비스 사용자 요구에 따라 컴퓨팅 자원을 임대하여 사용하는 컴퓨팅 패러다임이다. 클라우드 컴퓨팅에서 컴퓨팅 자원은 사용자의 서비스 수요에 따라 컴퓨팅 자원을 확장 또는 축소가 가능하여 전체 서비스 비용 절감 효과를 가질 수 있다. 그리고, M&S (Modeling and Simulation) 기술은 컴퓨팅 자원과 CAE 소프트웨어를 통해 엔지니어링 분석 작업 결과를 얻어, 실제 실험 결과가 없이 제품의 상태를 시뮬레이션을 수행하여 분석하는 방법이다. M&S 기술은 FEA(Finite Element Analysis), CFD(Computational Fluid Dynamics), MBD(Multibody Dynamics) 및 최적화 분야에서 활용된다. M&S 통한 작업 절차는 전처리, 해석, 후처리 단계로 구분된다. CAE 소트프웨어를 통한 3D 모델링 작업인 전/후처리는 GPU 연산이 집약적이며, 3D 모델 해석은 CPU 또는 GPU 연산이 요구된다. 일반적인 개인 데스크톱에서 복잡한 3D 모델을 해석하는 시간이 많이 소요된다. 결과적으로, M&S를 원활하게 수행하기 위해서는 고성능 컴퓨팅 자원이 요구된다. 이 문제를 해결하기 위해 우리는 통합 클라우드 및 클러스터 컴퓨팅 환경인 HEMOS-Cloud 서비스를 제안한다. 제안한 클라우드 기반 방식에서는 M&S에 필요한 전/후처리 및 솔버 작업을 원활하게 수행할 수 있도록 구성했다. 이 시스템에서 전/후처리는 VDI(Virtual Desktop Infrastructure)에서 수행되고 해석은 클러스터 환경에서 수행된다. 각 용도에 맞게 서로 다른 환경에서 분리하여 컴퓨팅 자원 간에 간섭을 최소화했다. HEMOS-Cloud 서비스는 기업 또는 학교에서 M&S의 경험이 필요로 하는 사용자에게 CAE 소프트웨어와 컴퓨팅 자원을 제공한다. 본 논문에서는 HEMOS-Cloud 서비스의 경제적 파급효과를 산업연관분석을 활용하여 분석했다. 전문가의 의견을 반영하여 조정된 계수를 통한 분석 결과는 생산유발효과 74억원, 부가가치유발효과 41억원, 취업자유발효과 10억원당 50명으로 분석되었다.

• 전자공학회논문지CI
• /
• 제48권3호
• /
• pp.82-90
• /
• 2011

마이크로프로세서의 발전과 함께 멀티코어 시스템은 점차 보편화 되어가고 있다. 이러한 하드웨어 성능향상 패러다임의 변화로 인해 소프트웨어의 성능향상을 위해서는 기존의 싱글 스레드 어플리케이션들을 멀티 스레드 어플리케이션들로 교체하는 과정이 필수적이다. 멀티 스레드 어플리케이션 개발의 복잡성 때문에, 성능모니터링 도구는 어플리케이션의 성능 최적화를 지원하기에 유용한 도구로 사용된다. 기존의 성능모니터링 도구는 사용의 편의성이나 실시간성의 지원보다는 성능 측정 자체에 초점이 맞춰져 있다. 실시간 성능 모니터는 멀티 스레드 어플리케이션이 수행하는 동안 나타나는 문제점을 파악하는 것 뿐 아니라 실시간으로 어플리케이션의 동작 상태를 개발자가 확인 할 수 있기 때문에 단순한 성능 지표들만으로 문제점의 원인을 찾아내야하는 비 실시간 성능 모니터에 비해 효과적인 도구로 사용될 수 있다. 본 논문에서는 멀티코어 시스템을 위한 실시간 성능모니터링 도구인 RMPM(Real-time Multi-core Performance Monitor)를 제안하고 성능 측정 주기로 인한 오버헤드와 정확성 사이의 관계를 비교하여 최적의 측정 주기를 결정하였다. 제안한 성능모니터는 전체시스템의 CPU 사용량, 메모리 사용량, 네트워크 사용량 뿐아니라 시스템의 코어별, 어플리케이션의 스레드별 부하 분산상태를 나타낼 수 있다.

• 한국항행학회논문지
• /
• 제17권1호
• /
• pp.69-79
• /
• 2013

본 논문에서는 H.264/AVC의 부호기를 제작하기 위하여 DCT(Discrete Cosine Transform) 부호화와 엔트로피 부호화인 CAVLC(Context-Adaptive Variable Length Coding)를 하드웨어 IP로 설계하고 나머지 부분은 소프트웨어로 설계하는 병행설계(Co-Design)방법을 이용하였다. DCT 및 Hadamard 변환의 처리속도를 개선하기 위하여 Shift table을 제안하여 기존의 방식보다 16(%)정도 빠른 연산이 가능했다. 설계된 IP들은 Xilinx ML410보드의 Virtex-4 FX60 FPGA에 다운로드하여 MicroBlaze CPU를 이용하여 H.264/AVC의 참조 소프트웨어인 JM13.2와 연동이 가능하도록 설계하였다. 검증을 위해 각 IP에 대한 기능 시뮬레이션을 ModelSim을 이용하여 수행하였다. 마지막으로 실제 FPGA에 포팅하여 정상 동작여부를 확인하였다. 실험 결과 MicroBlaze를 이용한 S/W 연산시와 비교하여 H/W를 이용할 경우 DCT는 약 16배, CAVLC는 약 10배 빠른 처리 속도를 나타내었다. 본 연구는 H.264시스템의 H/W와 S/W의 병행설계에 관한 것이지만, 개발에 사용한 방법은 다른 임베디드 시스템 개발에도 유용하게 사용할 수 있다.

• 한국통신학회논문지
• /
• 제35권2C호
• /
• pp.182-192
• /
• 2010

본 논문은 이진 영상 압축 표준인 JBIG2의 주요 구성모듈을 하드웨어 IP(Intellectual Property)로 설계 구현을 제안한다. JBIG2가 표준화된 이후 차세대 FAX 하드웨어 개발을 용이하게 하기 위하여 JBIG2 부호화기의 주요 모듈인 심볼 추출부, 허프만 부호화기, MMR 부호화기, MQ 산술부호화기를 하드웨어 IP로 합성하였다. VHDL코드 생성 및 합성을 위해서 ImpulseC Codeveloper와 Xilinx ISE/EDK 프로그램을 사용하였다. 심볼추출시 메모리의 사용을 최소화하기 위해 문서를 128라인씩 분할하여 처리하도록 설계하였다. 합성된 IP들은 Xilinx사의 ML410 개발보드의 Virtex-4 FX60 FPGA에 다운로드하여 성능평가를 수행하였다. 4개의 IP가 FPGA에서 차지하는 면적은 전체 slice의 36.7%를 차지하였다. 동작 검증을 위해 Active HDL 툴을 이용하여 각 IP에 대한 파형 검증을 수행한 결과 정상 동작함을 확인하였다. 아울러 ML410 개발보드 상에서 Microblaze CPU를 이용해 소프트웨어로만 수행한 경우와 동작 속도를 비교 한 결과, 구현된 IP들은 심볼 추출부는 17배, 허프만 부호화기는 10배, MMR 부호화기는 6배, MQ 산술부호화기는 2.2배 이상의 빠른 처리 속도를 나타내었다. 구현된 하드웨어 IP와 연동된 소프트웨어 모듈로 표준 CCITT문서를 압축한 결과 정상적으로 동작함을 확인하였다.