• 제목/요약/키워드: 소프트웨어 파이프라인

검색결과 66건 처리시간 0.028초

통합설계에서 파이프라인을 지원하는 분할 알고리즘에 관한 연구 (A partitioning algorithm that apply pipeline architecture in codesign)

  • 오주영;박도순
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2002년도 추계학술발표논문집 (상)
    • /
    • pp.527-530
    • /
    • 2002
  • 본 논문에서는 하드웨어/소프트웨어 시스템의 파이프라인 실행을 지원하는 알고리즘을 제안한다. 파이프라인 실행을 지원하기 위해 시간제약과 면적제약조건을 만족하는 분한 결과를 찾는 기존의 방법은 하드웨어/소프트웨어 분할과 파이프라인 스케줄링을 독립적으로 실행하였으며 최소시간의 파이프라인 입력간격으로부터 최적의 분할 결과를 얻기 위해 점진적인 방법을 사용하기 때문에 많은 알고리즘 실행시간을 가진다. 본 논문에서는 분할 단계에서 스케줄링을 함께 고려하면서 최소 입력 간격을 갖는 파이프라인 실행을 지원하는 낮은 복잡도의 알고리즘을 제안한다. 이를 위해 최소입격간격에서의 파티션에 분포하는 노드와 종속성을 찾아서 하드웨어 구현과 프로세서에서의 분포 그래프를 생성하고, 상대적 스케줄 긴박도[8]를 구할 때는 노드 별 실행시간과 구현비용을 고려하며 분할 이후에 발생하는 통신 지연 시간을 힘 에 반영한다. 논문은 최소 입력 간격내에서 구성되는 파티션에 존재하는 노드의 파이프라인 스케줄과 시스템 제약시간을 만족하면서 구현비용을 저하시키기 위한 낮은 실행시간을 갖는 분한 알고리즘을 제안한다.

  • PDF

목적 코드 레벨에서의 벡터화 기법 (A Vectorization Technique at Object Code Level)

  • 이동호;김기창
    • 한국정보처리학회논문지
    • /
    • 제5권5호
    • /
    • pp.1172-1184
    • /
    • 1998
  • 명령어 재배치는 ILP(Instruction Level Parallelism) 프로세서의 병렬성을 활용하는 주요한 코드 최적화 기법이다. 명령어 재배치 알고리즘을 루프(loop)에 적용하면서 서로 다른 반복(iteration) 사이의 동시 수행 가능한 명령어들이 인접한 위치로 모여지는 소프트웨어 파이프라인(software pipeline)된 루프가 얻어진다. 그러나 루프로부터 병렬성을 추출하는 소프트웨어 파이프라인 방법은 주로 명령어사이의 자료 종속성에 근거하여 스케줄링을 수행하므로 그 자체에 무한한 병렬성을 가지고 있는 벡터 루프의 경우 그 병렬성을 충분히 드러내지 못한다는 문제점을 안고 있다. 본 논문에서는 이러한 벡터루프에 대해 프로그램의 목적 코드 레벨에서 행해질 수 있는 새로운 벡터 스케줄링 방법을 제안한다. 벡터 스케줄링 방법은 프로그램의 목적 코드 레벨에서 루프의 구조나 반복 조건, 그리고 자료 종속성 등에 대한 전체적인 정보에 기반하여 스케줄링을 수행함으로써 소프트웨어 파이프라인 방법보다 프로그램의 수행속도를 향상시킬 수 있다. 본 논문에서는 벡터 스케줄링을 수행한 결과를 전통적인 소프트웨어 파이프라인 방법에 대해 생산된 병렬 루프의 결과와 수행속도 측면에서 비교한다.

  • PDF

3차원 그래픽스 기하 파이프라인 기반의 래스터 파이프라인 구현 (Raster Pipeline Implementation based on 3D Graphics Geometry Pipelines)

  • 백낙훈
    • 한국콘텐츠학회논문지
    • /
    • 제13권8호
    • /
    • pp.44-51
    • /
    • 2013
  • 래스터 연산은 트루 컬러 이미지(픽스맵)나, 단색 이미지(비트맵)을 표현하기 위해서 광범위하게 사용된다. 이 기능은 이미지 프로세싱 기능이나, 폰트 출력 시에 강하게 요구된다. 반면에, OpenGL ES 하드웨어 등을 포함하는, 현재의 모바일 그래픽스 플랫폼들에서는 이 기능을 직접 제공하지는 않는다. 모바일 그래픽스 플랫폼들에서 이러한 래스터 연산을 완벽히 제공하기 위해서, 본 논문에서는 그래픽스 이미지들을 3차원 점들의 집합으로 해석하고, 풀-소프트웨어 구현 방식으로, 이들 3차원 점들을 전형적인 3차원 기하 파이프라인으로 처리하게 했다. 구현 결과는 충분한 실행 속도를 보였고, 정확도를 증명하기 위한 공식 검증 테스트(conformance test)들을 모두 통과하였다.

OpenGL ES 2.0 기반 셰이더 설계 (Design of a Shader Based on the OpenGL ES 2.0)

  • 김종호;최완;김성진;김태영
    • 한국컴퓨터그래픽스학회논문지
    • /
    • 제12권3호
    • /
    • pp.13-20
    • /
    • 2006
  • 모바일 환경에서 고급 그래픽스 기술을 적용하고자 하는 시도로 최근 3D 그래픽 엔진을 탑재한 단말기가 출시되고 있다. 이 단말기는 OpenGL ES 1.x을 기준으로 고정된 파이프라인을 통해 그래픽 연산을 처리하고 있으므로 사용자가 다양한 그래픽 표현을 수행하는데 제약이 따른다. 최근 PC 환경의 그래픽 엔진에서는 고정 기능의 파이프라인이 아닌 프로그래밍 가능한 파이프라인을 제공하여 기존 고정 파이프라인에서 불가능했던 유연한 그래픽스 기술을 제공하고 있다. PC환경의 프로그래밍 가능한 파이프라인은 DirectX와 OpenGL 그래픽 라이브러리에 의해 제공되고 있지만, 모바일 환경에서는 이를 지원하기 위한 관련 제품이 아직 출시되지 않고 있는 상태이다. 본 논문에서는 2005년 9원에 발표된 프로그레밍 가능한 그래픽스 파이프라인에 대한 표준인 OpenGL ES 2.0에 기반한 효율적인 셰이더 구조와 이 의 구동방식을 제시한다. 본 연구는 PC상에서 소프트웨어로 개발되었고, 연구 결과는 그래픽스 하드웨어 설계를 위한 검증용으로 사용될 수 있을 뿐 아니라 응용 프로그래머의 모바일 콘텐츠 제작을 위하여 활용될 수 있다.

  • PDF

IA-64를 위한 향상된 소프트웨어 파이프라인 명령어 스케줄링 (Enhanced Pipeline Scheduling for IA-64)

  • 이재목;문수묵
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2005년도 가을 학술발표논문집 Vol.32 No.2 (1)
    • /
    • pp.826-828
    • /
    • 2005
  • 인텔의 IA-64 프로세서는 명령어 수준의 병렬수행을 지원하는 EPIC (Explicitly Parallel Instruction Computing) 구조를 채택하고 있으며 컴파일러가 순차적 코드에서 병렬 수행이 가능한 독립적인 명령어들을 스케줄링 하도록 되어있다. 본 논문에서는 IA-64 스케줄링을 위해 향상된 파이프라인 스케줄링 (Enhanced Pipeline Scheduling, EPS) 기법[1]을 적용한 결과를 소개한다. EPS는 루프수준의 병렬화를 위한 소프트웨어 파이프라이닝 (software pipelining)기법으로 전역 스케줄링 (global Scheduling) 기법을 기반으로 하고 있다. 우리는 IA-64 프로세서를 위한 공개소스 컴파일러인 ORC (Open Research Compiler)에 EPS를 구현하고 실제 프로세서인 Itanium에서 실험을 수행하였다. 상용 프로세서와 컴파일러에 구현과 튜닝을 하는 과정에서 얻은 경험을 소개하고 기존의 ORC 컴파일러와 비교하여 얻은 성능 향상을 보고하고 분석한다.

  • PDF

자기누설(MFL) 데이터 분석 시스템의 설계 및 구현 (Design and Implementation of MFL Data Analysis System)

  • 윤창걸;서원석;정순기;노용우
    • 한국HCI학회:학술대회논문집
    • /
    • 한국HCI학회 2007년도 학술대회 1부
    • /
    • pp.755-760
    • /
    • 2007
  • 자기누설(MFL) 데이터는 파이프 라인을 통해 이동하는 자기누설 피그에 의해서 얻어지는 데이터이다. 자기 누설 데이터 뿐만 아니라, 이들을 각종 기법으로 분석한 데이터 역시 분석가가 직접적으로 접근하기에는 너무 복잡하며, 원시 데이터를 가지고 파이프 라인의 결함을 빠른 시간 내에 찾아내고 그 원인을 유추하기란 매우 힘든 작업이다. 이러한 불편함을 해결해 주기 위한 소프트웨어의 개발은 사용자가 가상의 파이프 라인을 따라 항해하면서, 개개의 결함이나 두드러진 특징들이 파이프 라인의 어디에 위치하는지에 관한 정보를 보다 쉽고 직관적으로 인지할 수 있게 해준다. 비단 자기누설(MFL) 데이터뿐만 아니라 이와 같은 방대한 양의 데이터를 분석하는데 있어서 가시화 시스템의 역할은 상당히 중요하다. 본 논문에서는 대용량의 데이터를 가시화하는데 있어서 필요한 여러 고려 사항들을 소개하고 각 고려 사항에 대한 해결 방안을 제시한다.

  • PDF

초고속 시스템 에뮬레이터의 구조와 이를 위한 소프트웨어 (Topology of High Speed System Emulator and Its Software)

  • 김남도;양세양
    • 정보처리학회논문지A
    • /
    • 제8A권4호
    • /
    • pp.479-488
    • /
    • 2001
  • SoC 설계의 복잡도가 지속적으로 커짐에 따라 기존의 소프트웨어 모델을 이용한 시뮬레이션 방법으로는 이를 검증하기에는 너무 많은 시간이 소요되어 많은 문제가 있다. 이를 해결하기 위해 시뮬레이션 방법보다 훨씬 빠른 검증속도를 제공하는 다양한 FPGA 기반의 로직 에뮬레이터가 활발히 연구되어왔다. 하지만 제한된 FPGA 핀 수로 인해 FPGA 내부에서 매우 낮은 자원이용률을 초래하고 있을 뿐만 아니라, 검증 대상이 되는 회로의 크기가 커짐에 비례하여 에뮬에이션의 속도가 현저하게 느려지는 문제점이 있다. 본 논문에서는 파이프라인 방식의 신호전달을 통하에 FPGA의 자원이용률을 극대화할 수 있을 뿐만 아니라 에뮬레이션의 속도도 크게 높일 수 있는 시스템 수준의 새로운 에뮬레이터 구조와 소프트웨어를 제안한다. 파이프라인의 링을 통하여 다수의 로직신호선을 하나의 실제 핀에 할당하여 핀 제한 문제를 해결하고, FPGA 간의 신호전달 경로를 사용자회로와 분리시킴으로서 빠른 시스템 클록의 사용을 가능케 하며 분할된 회로간에 조합경로를 줄여 실제 에뮬레이션클록의 속도를 높일 수 있었다. 또한 신호의 전달을 파이프라인 방식으로 보내기 위해 적용하는 스케줄링을 계산의 복잡도가 낮은 휴리스틱 방법을 적용하였다. 12비트 마이크로콘트롤로를 간단한 휴리스틱 스케줄링 알고리즘을 적용한 실험결과를 통하여 높은 검증속도를 확인하였다.

  • PDF

HEVC 하드웨어 구현을 위한 디블록킹 필터 병렬화 (Deblocking Filter Parallelization for HEVC Hardware Design)

  • 김대은;김문철;김현미
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송공학회 2012년도 하계학술대회
    • /
    • pp.236-238
    • /
    • 2012
  • 본 논문에서는 HEVC 코덱에서 프레임 단위로 수행되던 디블록킹 필터를 하드웨어 구현 시에 LCU 단위로 처리되는 파이프라인 구조를 적용하여 병렬적으로 수행할 수 있는 방법을 제안한다. 파이프라인 구조에서는 현재 처리되고 있는 하나의 LCU 에 대해 디블록킹 필터를 수행하기 위해서 현재 처리하고 있는 LCU 뿐만 아니라 주변의 LCU 의 화소 값 등의 정보가 필요하며 주변의 LCU 의 화소 값을 모두 저장하는 것은 불필요한 메모리소모를 야기해 HEVC 코덱의 복잡도를 증가시킬 수 있다. 또한 현재 처리되는 LCU 의 경계에 디블록킹 필터를 수행하는 경우 현재 처리되는 LCU 이전의 수정할 수 없는 LCU 의 화소 값도 수정되어야 한다. 따라서 본 논문에서는 이를 해결하기 위해 수평 버퍼 와 수직 버퍼의 개념을 도입하여 처리되는 LCU 의 왼쪽 LCU 의 오른쪽 끝 4 열의 화소와 위쪽 LCU 의 아래쪽 끝 4 행의 화소만을 저장하여 메모리를 합리적으로 사용하는 방법을 제시하고 평행이동 LCU 개념을 적용하여 수정 불가능한 화소 값들을 처리하는 방법을 제시한다. 제안된 구조에 따라 구현된 소프트웨어 상에서 기존의 참조 소프트웨어인 HM6.0 과 동일한 결과를 얻을 수 있었다.

  • PDF

VR 애니메이션의 효율적인 제작을 위한 파이프라인 연구 (A Study on Pipeline for Effective Production of VR Animation)

  • 강지영;최상일
    • 디지털콘텐츠학회 논문지
    • /
    • 제19권5호
    • /
    • pp.971-979
    • /
    • 2018
  • 현재 가상현실 영상콘텐츠는 관련 하드웨어와 소프트웨어의 빠른 성장으로 사용자 수가 빠르게 늘고 있다. 이에 가상현실 애니메이션 또한 영상콘텐츠 분야 중 빠르게 가상현실 기술과 융합하여 새로운 형태로 제작되고 있다. 현재 가상현실 애니메이션 관련 연구는 영화의 기술적인 제작 방법과 연출법 등에 집중되어 왔으며 효율적인 VR 애니메이션 제작을 위한 파이프라인을 정리한 연구는 아직 없었다. 이에 본 연구에서는 가상현실 애니메이션 중에서도 프리렌더 방식의 VR 애니메이션의 효율적인 제작을 위하여 기존 3D 애니메이션의 제작 파이프라인과의 비교를 통하여 프리렌더 VR 애니메이션 파이프라인의 특성을 도출하였다. 이를 통하여 효율적인 프리렌더 VR 애니메이션의 제작을 위해서 VR 애니메이션의 제작 과정에 적합한 프로덕션과 포스트 프로덕션 과정의 유기적인 통합과 Render Pass를 활용한 렌더링 시간의 단축을 제시하여 효과적인 Pipeline을 제시하였다.

3D애니메이션제작의 효율성 향상을 위한 오토 리깅 툴의 활용에 대한 연구 (A Study of Use of Auto Rigging Tool To Increase Effectiveness of 3D Animation Production)

  • 백종열
    • 만화애니메이션 연구
    • /
    • 통권49호
    • /
    • pp.247-265
    • /
    • 2017
  • 3D애니메이션에서 표현 할 수 있는 캐릭터 애니메이션의 범위가 점점 다양, 정교해지고 복잡해짐에 따라 애니메이팅 퀄리티에 가장 직접적으로 영향을 줄 수 있는 리깅의 중요성은 더욱 더 커져가고 있다. 또한 3D애니메이션 제작 프로덕션과정에서 퀄리티 이상으로 중요한 부분이 모든 제작 공정의 신속성이며 가장 많은 인원이 투입되고 가장 오랜 시간이 걸리는 애니메이팅 프로세스를 위하여 테크니컬 디렉터(TD)들의 정확하고 신속한 리깅 프로세스 파이프라인 구축과 애니메이팅 과정 중 발생하는 오류와 수정사항에 대하여 즉각적인 대처와 적용의 중요성은 더욱 대두되고 있다. 테크니컬 디렉터란 3D애니메이션 제작이 고도화 되어가면서 새로 등장한 직업으로 각 제작 프로세스간의 흐름을 원활하게 하고 작업의 효율성과 기술적 지원을 하는 직무이다. 해외 메이저 애니메이션 스튜디오의 경우 파이프라인 테크니컬 디렉터, 리깅 테크니컬 디렉터, 렌더팜 테크니컬 디렉터 등 세분화하여 인력을 운용하고 있다. 해외 메이저 스튜디오 같은 경우 대부분 인하우스(In-house) 소프트웨어를 자체 개발하여 리깅, 애니메이션 프로세스를 처리하고 있고 소프트웨어의 개발 코드를 가짐으로서 작품의 방향성에 적합하게 프러덕션 파이프라인을 자유롭게 개발, 변형해 애니메이터들이 애니메이팅을 하는데 있어 최적의 환경을 구축해 주기 위한 노력을 하고 있다. 그러나 자체 인하우스(In-house)소프트웨어를 개발하거나 테크니컬 디렉터를 고용 할 여력이 없는 영세업체들, 개인 창작자들, 학생들이 작품에 적합한 리깅 프로세스를 개발하고 적용, 안정화시키기에는 너무 많은 노력과 비효율적인 시간, 자본이 들기 마련이다. 본 연구에서는 시중에 출시된 여러 오토 리깅 툴 중에 본 연구의 대상이 되는 사람들에게 가장 적합한 오토 리깅 툴을 제시하고 3D 캐릭터 리깅에 대한 지식이 부족한 사람들에게 가장 정확하고 신속한 오토 리깅 프로세스 설정 방법을 제시하며 프로덕션 파이프라인에 오토 리깅 툴을 사용 시에 그 효율성에 대하여 고찰하였다.