• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2011년도 추계학술대회
• /
• pp.67-68
• /
• 2011

본 논문에서는 Modular Multi-Level Converter(MMLC)의 셀(Cell) 캐패시터(Capacitor) 전압 밸런싱에서 전압맥동 최소화 방법을 제안한다. 암(Arm) 평균 전류를 직류성분으로만 제어 할 경우 기본파 주파수와 2 고조파로 흔들리는 순시전력 항이 셀 캐패시터 전압 맥동을 만든다. 이를 억제 하기위해 암 평균 전류에 2 고조파 교류 성분을 직류성분과 함께 제어하는 방법을 제안한다. 이 방법을 통하여 전압맥동을 줄일 수 있음을 밝히고, 주입되는 2 고조파 전류의 크기와 위상각 계산 방법을 제시한다. 모의실험 결과를 통해 제안된 방법의 유효성을 검증하였다.

• 한국전자파학회논문지
• /
• 제14권4호
• /
• pp.336-342
• /
• 2003

본 논문에서는 잡음광의 영향이 심한 환경에서 솔라 셀을 이용하여 잡음광에 의한 저주파 간섭을 소거하는 동시에 강한 잡음광을 수신부의 전원으로 활용할 수 있는 차동검출기를 새로이 소개한다. 솔라 셀에서 검출되는 DC전압을 수신부의 전원으로 사용하고, AC전압을 이용하여 차동검출방식으로 포토다이오드의 잡음전압을 소거함으로써 신호대잡음비가 약 20 dB 개선되었다.

• 대한전자공학회논문지SD
• /
• 제39권12호
• /
• pp.1071-1079
• /
• 2002

본 논문에서는 액정 셀에서 전압에 따른 액정 거동을 수치 해석적으로 계산하는 방법과 그 적용 예를 보고한다. 액정 거동을 해석하기 위해 복잡한 구조에 적용이 용이한, 3차원 유한요소법을 사용하여 액정 셀 내부의 전압 분포를 계산하였다. 액정 셀 내부에 대한 자유에너지 밀도를 고려하였으며, 에릭슨-레슬리(Ericksen-Leslie) 방정식과 라플라스(Laplace) 방정식을 해석함으로서 액정 셀의 스위칭 특성을 계산하였다. 액정 방향자 분포를 이용하여 액정 셀의 광투과 특성을 Berreman's 4$\times$4 방법으로 계산하였고, 문턱 전압과 응답 속도를 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.301.1-301.1
• /
• 2014

모바일 전자기기 시장의 큰 증가세로 인해 플래시 메모리 소자에 대한 수요가 급격히 증가하고 있다. 특히, 저 전력 및 고집적 대용량 플래시 메모리의 필요성이 커짐에 따라 플래시 메모리 소자의 비례축소에 대한 연구가 활발히 진행되고 있다. 하지만 10 nm 이하의 게이트 크기를 가지는 플래시 메모리 소자에서 각 셀 간의 간섭에 의한 성능저하가 심각한 문제가 되고 있다. 본 연구에서는 10 nm 이하의 낸드 플래시 메모리 소자에서 인접한 셀 간의 간섭으로 인해 발생하는 전기적 특성의 성능 저하를 관찰하고 메커니즘을 분석하였다. 4개의 소자가 배열된 낸드플래시 메모리의 전기적 특성을 3차원 TCAD 시뮬레이션을 툴을 이용하여 계산하였다. 인접 셀의 프로그램 상태에 따른 측정 셀의 읽기 동작과 쓰기 동작시의 전류-전압 특성을 게이트 크기가 10 nm 부터 30 nm까지 비교하여 동작 메커니즘을 분석하였다. 게이트의 크기가 감소함에 따라 플로팅 게이트에 주입되는 전하의 양은 감소하는데 반해 프로그램 전후의 문턱전압 차는 커진다. 플래시 메모리의 게이트 크기가 줄어듦에 따라 플로팅 게이트의 공핍영역이 차지하는 비율이 커지면서 프로그램 동작 시 주입되는 전하의 양이 급격히 줄어든다. 게이트의 크기가 작아짐에 따라 인접 셀 과의 거리가 좁아지게 되고 이에 따라 프로그램 된 셀의 플로팅 게이트의 전하가 측정 셀의 플로팅 게이트의 공핍영역을 증가시켜 프로그램 특성을 나쁘게 한다. 이 연구 결과는 10 nm 이하의 낸드 플래시 메모리 소자에서 인접한 셀 간의 간섭으로 인해 발생하는 전기적 특성의 성능 저하와 동작 메커니즘을 이해하고 인접 셀의 간섭을 최소로 하는 소자 제작에 많은 도움이 될 것이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 추계학술대회 논문집 전력기술부문
• /
• pp.388-391
• /
• 2003

154 kV 변전소에 설치 운전 중인 SC Bank 콘덴서 셀의 절연파괴 고장이 빈번하게 발생되어 전력계통의 운용 및 변전소 운전에 지장을 주는 사례가 많이 발생하였다. 따라서 이의 고장원인 진단을 통하여 대책수립을 하고자 EMTP(Electro-Magnetic Transient Program)를 이용하여 SC Bank의 정상상태시 과전압, 과전류에 의한 소손현상을 검토하고, 계통조건에 따른 공진점변화와 고조파에 따른 이상전압 및 콘덴서 셀 전압의 상승 현상을 검토 분석하고, 고조파 성분에 따른 과전압 및 과전류를 분석하여 대책을 제시한 사례연구의 결과이다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 전력전자학술대회 논문집
• /
• pp.255-256
• /
• 2015

본 논문에서는 새로이 제안되는 불연속모드 양방향 부스트-포워드 컨버터를 사용하는 셀 밸런싱 방법을 제안한다. 이 컨버터는 다중입력과 다중출력의 양방향 배터리 충방전을 다루고, 다중직렬 배터리의 전압 셀 밸런싱에 초점을 두었다. 여러 입력 배터리의 전압 차가 나지 않을 때는 부스트 컨버터가 작동하고, 레퍼런스가 되는 입력 배터리와 다른 입력 배터리의 전압이 불균형이 생길 때 포워드 컨버터가 작동하여 밸런싱을 맞추는 새로운 불연속모드 부스트-포워드 컨버터 토폴로지를 제안한다. 전압 불균형 에 따른 밸런싱 조건에 대한 식을 증명하였고, 실제로 80W급 하드웨어를 제작하여 제안된 회로를 검증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 전력전자학술대회
• /
• pp.192-194
• /
• 2019

본 논문에서는 배터리 팩의 모든 셀들이 안전한 전압 범위 내에서 동작하도록 하여 배터리 팩의 가용 에너지를 증가시키기 위한 최대 전류 추정 알고리즘을 제안한다. 제안하는 알고리즘은 셀의 최저 용량, 최대 저항, 단자 전압 정보를 이용하여 모든 셀이 전압 범위를 벗어나지 않는 최대 전류를 추정한 뒤, 순시 정격 전류 인가 시 전압 강하량을 예측하여 특정 셀들만 스크리닝함으로써 정확도를 개선한다. 알고리즘의 유효성을 검증하기 위하여 전기자동차용 배터리 팩 및 주행 전류 프로파일 기반의 시뮬레이션 및 실험을 진행한다.

• 전자공학회논문지
• /
• 제50권4호
• /
• pp.239-245
• /
• 2013

멀티 레벨 낸드 플레쉬 메모리에서 주위 셀의 문턱 전압상태에 따른 데이터 유지 특성을 연구하였다. 열을 가해 셀의 데이터 보전특성을 판정하는 열적 열하 특성에서 주목하는 셀의 문턱 전압이 변화하는데 문턱전압의 변화는 선택된 셀 주위에 있는 셀들이 가장 낮은 문턱 전압 상태로 있는 셀들의 수가 많을수록 커진다. 그 이유는 전하의 손실이 이루어지는 낸드 플레쉬 셀의 본질적인 특성 뿐 아니라, 주위 셀 사이의 측면 전계 때문이다. 전계에 대한 모사 결과로부터 전계의 증가 현상을 발견할 수 있고, 이로 인한 전하의 손실이 소자 스케일 다운에 따라 더 증가함을 알 수 있다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 전력전자학술대회 논문집
• /
• pp.79-80
• /
• 2015

멀티레벨 인버터에 널리 사용되는 Phase Shifted PWM은 셀 간의 동일한 전력 분배가 가능하나 각 셀 carrier의 위상차이로 인해 무부하 운전시 특정 셀에 회생이 발생하고, 지령 전압과 실제 전압의 위상차가 발생하는 단점이 있다. Level Shifted PWM을 통해 이와 같은 단점을 보완할 수 있으나, 각 셀의 스위칭 패턴이 모두 달라 전력 분배가 동일하게 이루어 지지 않는 문제가 있다. 본 논문에서는 기존의 Level Shifted PWM 방법을 개선하여 각 셀의 스위칭 패턴을 순환시켜 셀 간 동일한 전력분배가 이루어지도록 하였고, 시뮬레이션을 통해 이를 검증하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.253-253
• /
• 2010

Silicon-oxide-nitride-oxide-silicon (SONOS) 구조를 가지는 플래쉬 메모리 소자는 기존의 플래쉬 메모리 소자에 비해 쓰고 지우는 속도가 빠르고, 데이터의 저장 기간이 길며, 쓰고 지우는 동작에 의한 전계 스트레스에 잘 견뎌내는 장점을 가지고 있다. 그러나 SONOS 형태의 플래쉬 메모리 소자에 대한 전기적 특성에 대한 연구는 많이 진행되었으나, SONOS 형태의 플래쉬 메모리에서 소자의 셀 사이즈가 감소함에 따라 발생하는 인접한 셀 간의 간섭 현상에 대한 연구는 상당히 미흡하다. 본 연구에서는 SONOS 형태의 플래쉬 메모리에서 소자의 셀 사이즈가 작아짐에 따라 발생하는 인접한 셀 간의 간섭 현상에 대해 조사하였다. SONOS 형태의 플래쉬 메모리소자의 터널링 산화막, 질화막과 블로킹 산화막의 두께를 결정하였고, 각 셀의 크기가 감소함에 따라 발생하는 소자의 전기적 특성을 3차원 시뮬레이션 툴인 Sentaurus를 사용하여 계산하였다. 병렬 캐패시턴스에 의해 셀들 사이에 발생하는 커플링 효과를 확인하기 위해 선택한 셀의 문턱 전압이 주변 셀들의 프로그램 상태에 의해 받게되는 영향을 관찰하였다. 본 연구에서는 셀 사이에 간섭 방지층을 삽입함으로 인접 셀 간 발생하는 간섭현상의 크기를 크게 줄일 수 있음을 시뮬레이션 결과를 통하여 확인하였다. 이때 간섭 방지층의 깊이에 따라 감소하는 문턱전압의 변화량을 계산하였고, 방지층을 충분히 깊게 제작함으로 셀 간 간섭 현상을 막을 수 있음을 확인 하였다.