• 대한전자공학회논문지TC
• /
• 제46권5호
• /
• pp.19-25
• /
• 2009

본 논문은 물리 계층에서의 HARQ방식에서 사용하는 체이스 결합 기반의 재전송 방법에서 재전송시 신호 성상점 재배치방법에 따른 성능 분석 결과를 제시한다. 성능 분석은 16QAM 변조방식에 국한하여 가산형 백색 가우스 잡음 (AWGN) 환경에서 모의실험을 통해 이루어진다. 터보 부호와 길쌈 부호의 두 가지 채널 부호화 방법에 따른 성능 분석 결과를 제시한다.

• 방송공학회논문지
• /
• 제14권6호
• /
• pp.733-741
• /
• 2009

디지털 통신 시스템에서는 대역폭과 전력을 효율적으로 사용하면서 신뢰성 높은 데이터 전송을 요구한다. 본 논문에서는 다중 반송파 방식을 사용하는 시스템에서 반송파의 직교성을 이용하여 다차원 성상도를 구현하고 전력 소비가 큰 성상 포인트의 위치를 재배치하여 평균 소비 전력을 감소시킬 수 있는 기술을 제안한다. 기존의 2차원 QAM 변조 방식을 N개의 부반송파를 사용하여 다차원 QAM 형태로 단순하게 변환하면 2 N차원 큐브 형태의 성상 포인트가 구성되는데, 전력 소비가 많은 최외각 성상 포인트들을 효율적으로 재배치하면 전력 소비를 최소화할 수 있는 2 N차원 구 형태의 성상도를 구성할 수 있다. 이와 같은 방식으로 16-QAM부터 2,048-QAM까지의 2차원 성상도를 다차원으로 변환하여 구성하고 전산모의실험을 통해 얻을 수 있는 평균 소비 전력 이득 값을 비교 분석하였다. 차원을 높일수록 재배치 성상 포인트들이 증가하므로 평균 소비 전력 이득 값이 커지는 것을 알 수 있다. 하지만 차원 증가에 따른 이득의 증가비율은 로그 형태를 가지고 있기 때문에 QAM의 성상 포인트 개수에 따라 일정한 이득값에 수렴하게 되고 수렴 값을 바탕으로 적정 다차원 성상도를 유도할 수 있다. 본 논문에서 제안한 방법으로 데이터를 전송하는 것은 하드웨어 복잡도 증가가 거의 없이 소비 전력의 효율성을 높이는데 효과적이다.

• 한국군사과학기술학회지
• /
• 제17권3호
• /
• pp.336-341
• /
• 2014

When using a higher-order modulation scheme, there are variations in bit-reliability depending on the bit position in a modulation symbol. Variations of bit-reliability in the codeword block lower the decoding performance. Also, the decoding performance increases as the sum of the bit-reliabilities in the codeword block increases. This paper presents a novel hybrid automatic repeat request scheme that increases the sum of the reliabilities of the transmitted bits by lowering the modulation order, and decreases the variations of bit-reliability in the codeword block by preferentially retransmitting bits with low reliability. The proposed scheme outperforms the constellation rearrangement scheme. Furthermore, the proposed scheme also provides a good solution in cases where the size of the retransmission block is smaller than the size of the initial transmission block.

• 한국통신학회논문지
• /
• 제32권12C호
• /
• pp.1135-1141
• /
• 2007

본 논문에서는 LDPC 부호화 고차 변조 시스템의 비트 레벨 체이스 결합 (Chase combining)을 위한 신뢰성 기반의 적응적 비트 매핑 기법을 제안한다. 정보 (혹은 패리티) 비트를 더 신뢰도가 높은 (혹은 신뢰도가 낮은) 비트 위치에 할당하는 기존의 비트 매핑 기법에 비해, 제안한 기법은 부호의 특성과 고차 변조 신호를 구성하는 비트들의 보호 (Protection) 레벨 차이를 동시에 고려하여 부호어 비트를 최적의 비트 위치에 할당한다. 연접 지그재그 (CZZ) 부호에 대하여 제안된 매핑 기법을 심볼 레벨 체이스 결합 기법, 신호 성상도 재배치 비트 매핑 기법과 비교하여, 전체 시스템 복잡도를 동일하게 유지한 경우 $FER=10^{-3}$에서 각각 $0.7{\sim}1.3$ dB와 $0.1{\sim}1.0$ dB 성능 이득을 보임을 모의 실험으로 확인하였다. 그리고 다양한 환경에 대한 적응적 비트 매핑 기준을 유도하고 이를 모의 실험을 통해 검증하였다.