• 한국전자통신학회논문지
• /
• 제18권6호
• /
• pp.1087-1094
• /
• 2023

빅데이터, 클라우드, IoT, AI 등 기술의 발전으로 인해 높은 데이터 처리율이 요구되고 있으며 네트워크의 유연성과 확장성에 대한 중요성이 증가하고 있다. 하지만 기존 네트워크 체계는 벤더와 장비에 종속되어 앞선 요구를 충족하기에는 한계가 존재한다. 이에 소프트웨어 중심의 유연한 네트워크를 구성할 수 있는 SDN 기술이 주목받고 있으며 특히 SDN을 기반의 부하 분산 방식은 방대한 트래픽을 효율적으로 처리하여 네트워크 성능을 최적화할 수 있다. 기존 SDN 환경에서 부하 분산 연구들은 서버와 컨트롤러 간 불필요한 트래픽이 발생하거나 서버가 임계치에 도달한 후에야 부하 분산이 이루어지는 제한사항이 존재한다. 본 논문에서는 이를 해결하기 위해 서버 부하에 따라 단계적으로 서버에 가중치를 부여하는 방식을 통해 불필요한 트래픽을 최소화하고 서버가 과부화 되기 전에 적절한 부하 분산이 이루어질 수 있는 방식을 제안한다.

• 한국수자원학회논문집
• /
• 제39권8호
• /
• pp.677-690
• /
• 2006

본 연구에서는 LH-OAT (Latin Hypercube Ore factor At a Time) 민감도분석 방법과 SCE-UA (Shuffled Complex Evolution at University of Arizona) 최적화 기법을 적용하여 보청천 유역에서 SWAT모형에 대한 자동보정 방법을 제시하였다. LH-OAT 방법은 전역 민감도분석과 부분 민감도 분석의 장점을 조합하여 가용매개변수 공간에 대하여 효율적으로 매개변수의 민감도 분석이 가능하게 하였다. LH-OAT민감도 분석으로부터 결정된 매개변수의 민감도 등급은 SWAT 모형의 자동보정 과정에서 요구되는 보정대상 매개변수의 선택에 유용하게 적용될 수 있다. SCE-UA 방법을 적용한 SWAT모형의 자동보정 해석결과는 보정자료, 보정매개변수, 통계적 오차의 선택에 따라서 모형의 성능이 좌우되었다. 보정기간과 보정매개변수가 증가함에 따라 검증기간에 대한 RMSE (Root Mean Square Error), NSEF (Nash-Sutcliffe Model Efficiency), RMAE (Relative Mean Absolute Error), NMSE (Normalized Mean Square Error) 등의 모형오차는 감소하였지만, NAE (Normalized Average Error) 및 SDR(Standard Deviation Ratio)은 개선되지 않았다. SWAT모형의 보정에 적용되는 보정자료, 보정매개변수 및 모형평가를 위한 통계적 오차 선택이 해석결과에 미치는 복잡한 영향을 이해하기 위하여 다양한 대표유역을 대상으로 추가적인 연구가 필요하다.

• 대한전자공학회논문지TC
• /
• 제46권10호
• /
• pp.28-33
• /
• 2009

본 논문에서는 항공시스템의 데이터 및 음성 통신을 위한 VHF (Very High Frequency) digital link mode-2 (VDL Mode-2) 시스템에 적합한 수신 알고리듬을 제안한다. VDL Mode-2 시스템은 패킷 방식으로 동작하며 이에 따라 최적화된 패킷 검출 알고리듬을 설계하여야 한다. 또한 VDL Mode-2 시스템에서는 송수신 여파기로 각각 제곱근 상승 코사인 여파기를 사용하는 일반적인 디지털 통신 시스템과 달리 점유 주파수 대역 요구사항에 따라 송신 여파기로 상승 코사인 여파기를 사용한다. 따라서 수신기에서는 ISI (inter-symbol interference)와 잡음 특성을 고려하여 최적화된 저역 통과 여파기를 설계하여야 한다. 이와 함께 VDL Mode-2 시스템의 안정적인 동작을 위해서는 송수신기의 반송파 주파수 차이와 도플러 주파수 천이에 의한 주파수 오프셋을 추정하고 보상하여야 한다. 본 논문에서는 VDL Mode-2 시스템을 위한 패킷 검출, 수신 여파기 및 주파수 오프셋 추정 및 보상 알고리듬들을 제안하고 제안한 기법들을 적용한 VDL Mode-2 시스템의 성능을 분석하였다.

• 분석과학
• /
• 제36권3호
• /
• pp.113-120
• /
• 2023

Physical developer (PD)는 젖었거나 탄화된 종이의 지문, 그리고 매우 오래된 종이의 지문까지도 현출할 수 있는 효과적인 기법이다. 하지만, 어떤 물질과 반응하는지 밝혀지지 않았고 작업용액의 보관기간에 따른 최적화 시점 또한 알려지지 않았다. PD를 좀 더 효과적으로 활용하기 위해서는 이 두가지 이슈를 해결해야 한다. 본 연구에서는 이를 위해 지문을 구성하는 것으로 알려진 수용성 물질 7가지와 지용성 물질 5가지로 spot test를 하였고 그 중 palmitic acid와 lysine의 혼합물이 PD와 가장 강하게 반응한다는 것을 알아내었다. 또한, 1,2-indanedione/zinc (1,2-IND/Zn) 용액을 처리하여 lysine이 용해되지 않았음을 확인하였다. 이 두 물질의 혼합물을 PD 작업용액의 지문 현출 성능을 시험하기 위한 신뢰성 테스트(reagent reliability test)의 타겟물질로 활용하여 TWEEN^® 20 기반 PD 작업용액의 보관기간에 따른 최적화 시점을 확인하였다. 그 결과, 14일이 지났을 때 가장 뛰어난 결과를 나타냈으며 그 이후부터는 반응이 점점 약해졌다.

• 터널과지하공간
• /
• 제34권3호
• /
• pp.218-230
• /
• 2024

최근 건설현장의 안전사고 문제를 해결하기 위해 컴퓨터 비전 기술을 활용한 안전관리에 관한 연구를 많이 수행하고 있다. 최근 딥러닝 기반 객체 인식 및 영역 분할 연구에서 앵커 박스 파라미터를 사용하고 있다. 일관적인 정확도를 확보하기 위하여 학습 과정에서 앵커 박스 파라미터의 최적화가 중요하다. 앵커 박스 관련 파라미터는 일반적으로 학습자의 휴리스틱 방법으로 모양과 크기를 고정하여 학습을 수행하고 있고, 파라미터는 단일로 구성된다. 하지만 파라미터는 객체 종류와 객체 크기에 따라 민감하고 수가 증가하면 단일 파라미터로 데이터의 모든 특성을 반영하는데 한계가 발생한다. 따라서 본 논문은 분할 학습을 통해 최적화된 다중 파라미터를 적용하는 방법을 제안하여 단일 파라미터로 모든 객체의 특성을 반영하기 어려운 문제를 해결하고자 한다. 통합 데이터를 객체 크기, 객체 수, 객체의 형상에 따라 효율적으로 분할하는 기준을 정립하였으며, 최종으로 통합 학습과 분할 학습 방법의 성능 비교를 통해 제안한 학습 방법의 효과를 검증하였다.

• 지능정보연구
• /
• 제22권1호
• /
• pp.139-157
• /
• 2016

앙상블 분류기란 개별 분류기보다 더 좋은 성과를 내기 위해 다수의 분류기를 결합하는 것을 의미한다. 이와 같은 앙상블 분류기는 단일 분류기의 일반화 성능을 향상시키는데 매우 유용한 것으로 알려져 있다. 랜덤 서브스페이스 앙상블 기법은 각각의 기저 분류기들을 위해 원 입력 변수 집합으로부터 랜덤하게 입력 변수 집합을 선택하며 이를 통해 기저 분류기들을 다양화 시키는 기법이다. k-최근접 이웃(KNN: k nearest neighbor)을 기저 분류기로 하는 랜덤 서브스페이스 앙상블 모형의 성과는 단일 모형의 성과를 개선시키는 데 효과적인 것으로 알려져 있으며, 이와 같은 랜덤 서브스페이스 앙상블의 성과는 각 기저 분류기를 위해 랜덤하게 선택된 입력 변수 집합과 KNN의 파라미터 k의 값이 중요한 영향을 미친다. 하지만, 단일 모형을 위한 k의 최적 선택이나 단일 모형을 위한 입력 변수 집합의 최적 선택에 관한 연구는 있었지만 KNN을 기저 분류기로 하는 앙상블 모형에서 이들의 최적화와 관련된 연구는 없는 것이 현실이다. 이에 본 연구에서는 KNN을 기저 분류기로 하는 앙상블 모형의 성과 개선을 위해 각 기저 분류기들의 k 파라미터 값과 입력 변수 집합을 동시에 최적화하는 새로운 형태의 앙상블 모형을 제안하였다. 본 논문에서 제안한 방법은 앙상블을 구성하게 될 각각의 KNN 기저 분류기들에 대해 최적의 앙상블 성과가 나올 수 있도록 각각의 기저 분류기가 사용할 파라미터 k의 값과 입력 변수를 유전자 알고리즘을 이용해 탐색하였다. 제안한 모형의 검증을 위해 국내 기업의 부도 예측 관련 데이터를 가지고 다양한 실험을 하였으며, 실험 결과 제안한 모형이 기존의 앙상블 모형보다 기저 분류기의 다양화와 예측 성과 개선에 효과적임을 알 수 있었다.

• 지능정보연구
• /
• 제17권4호
• /
• pp.157-173
• /
• 2011

최근 인터넷 사용의 증가에 따라 네트워크에 연결된 시스템에 대한 악의적인 해킹과 침입이 빈번하게 발생하고 있으며, 각종 시스템을 운영하는 정부기관, 관공서, 기업 등에서는 이러한 해킹 및 침입에 의해 치명적인 타격을 입을 수 있는 상황에 놓여 있다. 이에 따라 인가되지 않았거나 비정상적인 활동들을 탐지, 식별하여 적절하게 대응하는 침입탐지 시스템에 대한 관심과 수요가 높아지고 있으며, 침입탐지 시스템의 예측성능을 개선하려는 연구 또한 활발하게 이루어지고 있다. 본 연구 역시 침입탐지 시스템의 예측성능을 개선하기 위한 새로운 지능형 침입탐지모형을 제안한다. 본 연구의 제안모형은 비교적 높은 예측력을 나타내면서 동시에 일반화 능력이 우수한 것으로 알려진 Support Vector Machine(SVM)을 기반으로, 비대칭 오류비용을 고려한 분류기준값 최적화를 함께 반영하여 침입을 효과적으로 차단할 수 있도록 설계되었다. 제안모형의 우수성을 확인하기 위해, 기존 기법인 로지스틱 회귀분석, 의사결정나무, 인공신경망과의 결과를 비교하였으며 그 결과 제안하는 SVM 모형이 다른 기법에 비해 상대적으로 우수한 성과를 보임을 확인할 수 있었다.

• 한국정보과학회논문지:데이타베이스
• /
• 제32권4호
• /
• pp.345-361
• /
• 2005

변환공간 색인이란 원공간 상의 공간 객체들을 변환공간 상의 크기가 없는 점들로 변환하여 색인한 후에 이들을 다루는 구조로, 이를 활용하는 조인 알고리즘은 크기가 없는 점들을 다루기 때문에 최적화가 상대적으로 단순하다는 장점을 가진다. 하지만, R 트리와 같은 원공간 색인에는 적용될 수 없는 단점을 가진다. 이러한 단점을 해결하는 방법으로 저자들 은 변환공간 뷰라는 개념을 사용하여 두 원공간 색인들을 변환공간에서 조인하는 변환공간 뷰 조인 알고리즘(transform-space view) join algorithm)을 제안한 바 있다. 여기서 변환공간 뷰(transform-space view)란 원공간 색인에 대한 가상의 변환공간 색인으로서 이미 구축된 원공간 색인을 구조적으로 변경하지 않고서도 가상의 변환공간 색인으로 해석하여 원공간 색인이 변환공간에서 조인될 수 있게 한다. 변환공간 뷰 조인 알고리즘에서 디스크 페이지 액세스 순서는 공간 채움 곡선에 의해 결정되는데, 이는 조인 성능에 큰 영향을 미친다. 본 논문에서는 변환공간 뷰 조인 알고리즘을 최적화 하는 방법으로 새로운 공간 채움 곡선인 적응형 행 기준 순서(adoptive row major order: ARM order)를 제안한다. 적응형 행 기준 순서는 주어진 버퍼 크기에 따라 디스크 페이지 액세스 순서를 적응적으로 조정하여 원패스 버퍼 크기(한 페이지 당 한번의 디스크 액세스를 보장하는 최소 버퍼 크기)와 디스크 액세스 횟수를 크게 줄인다. 정형적인 분석과 실험을 통하여 적응형 행 기준 순서를 사용하는 변환공간 뷰 조인 알고리즘의 우수성을 보인다. 실험 결과, 다른 공간 채움 곡선을 사용하는 변환공간 뷰 조인 알고리즘과 비교하여 적응형 행 기준 순서는 원패스 버퍼 크기를 최대 21.3배 줄이고, 디스크 액세스 횟수를 최대 $74.6\%$ 줄인다. 또한, R 트리를 원공간에서 조인하는 알고리즘들과 비교하여 원패스 버퍼 크기를 최대 15.7배 줄이고, 디스크 액세스 횟수를 최대 $65.3\%$ 줄인다.

• 대한전자공학회논문지SD
• /
• 제48권5호
• /
• pp.25-33
• /
• 2011

본 논문에서는 CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 0.13um CMOS 3단 파이프라인 ADC를 제안한다. 통상 CIS에 사용되는 아날로그 회로에서는 수용 가능한 조도 범위를 충분히 확보하기 위해 높은 전원전압을 사용하여 넓은 범위의 아날로그 신호를 처리한다. 그 반면, 디지털 회로에서는 전력 효율성을 위해 낮은 전원전압을 사용하므로 제안하는 ADC는 해당 전원전압들을 모두 사용하여 넓은 범위의 아날로그 신호를 낮은 전압 기반의 디지털 데이터로 변환하도록 설계하였다. 또한 2개의 잔류 증폭기에 적용한 증폭기 공유기법은 각 단의 증폭동작에 따라 전류를 조절함으로써 증폭기의 성능을 최적화 하여 전력 효율을 더욱 향상시켰다. 동일한 구조를 가진 3개의 FLASH ADC에서는 인터폴레이션 기법을 통해 비교기의 입력 단 개수를 절반으로 줄였으며, 프리앰프를 제거하여 래치만으로 비교기를 구성하였다. 또한 래치에 입력 단과 출력 단을 분리하는 풀-다운 스위치를 사용하여 킥-백 잡음으로 인한 문제를 최소화하였다. 기준전류 및 전압회로에서는 온-칩 저 전력 전압구동회로만으로 요구되는 정착시간 성능을 확보하였으며, 디지털 교정회로에는 신호특성에 따른 두 종류의 레벨-쉬프트 회로를 두어 낮은 전압의 디지털 데이터가 출력되도록 설계하였다. 제안하는 시제품 ADC는 0.35um thick-gate-oxide 트랜지스터를 지원하는 0.13um CMOS로 제작되었으며, 측정된 DNL 및 INL은 10비트에서 각각 최대 0.42LSB, 1.19LSB 수준을 보이며, 동적 성능은 50MS/s 동작속도에서 55.4dB의 SNDR과 68.7dB의 SFDR을 보인다. 시제품 ADC의 칩 면적은 0.53$mm^2$이며, 2.0V의 아날로그 전압, 2.8V 및 1.2V 등 두 종류의 디지털 전원전압에서 총 15.6mW의 전력을 소모한다.

• 전자공학회논문지
• /
• 제54권7호
• /
• pp.21-28
• /
• 2017

FPGA 배치 툴 연구는 학계에서도 단순한 가상 아키텍처 모델 가정에서 벗어나 상용 툴처럼 캐리체인이나 광폭함수 멀티플렉서, 메모리/승산기 블록 등의 성능 및 밀도를 향상시키는 소자들을 포함하는 현실적인 모델을 적용하기 시작하였다. 이 때 발생하는 실제적 이슈들을 다룬 사전 패킹, 다층 밀도 분석 등의 기법이 초기 분석적 배치 (Analytic Placement)에 적용되어 밀도를 분산시키면서 배선 길이를 효과적으로 최소화한 연구가 앞서 발표된 바 있다. 더 나아가 궁극적으로는 타이밍을 최적화해야하기 때문에 많은 연구에서는 타이밍 제약 조건을 만족시키기 위한 기법들이 제시되고 있다. 그러나 초기 배치 후 진행되는 배치 적법화 및 배치 개선에서 주로 적용될 뿐 분석적 배치에서 이러한 타이밍 기법을 적용한 사례는 거의 없다. 본 논문에서는 사전 패킹 및 다층 밀도 분석 등의 기법이 구현된 기존 분석적 배치에 타이밍 제약 조건 위반을 검출하고 이를 최소화하는 기법을 결합하는 방안을 소개한다. 먼저 정적 타이밍 검증기를 집적하여 배선 길이가 최소화된 기존 배치 결과의 타이밍을 검사해 보았으며 위반을 감소시키기 위해 신호 도착 시간 (Arrival Time)을 최소화하는 함수를 분석적 배치의 목적 함수에 추가하였다. 이 때 각 클록마다 주기가 다를 수 있기 때문에 각 클록별로 함수를 따로 계산해 합산하는 방안이 제안되었다. 또한, 위반이 없는 클록 도메인의 신호 경로들도 불필요하게 단축될 수 있기 때문에 음수 슬랙 (Negative Slack)을 계산하여 이를 최소화하는 함수를 추가로 제안하여 비교하였다. 영역 분할 기법 (Partitioning)을 기반으로 배선 길이를 최소화하는 기존 배치 적법화를 그대로 사용한 후 타이밍 검증을 통해 초기 분석적 배치 단계에서 타이밍 개선 효과를 분석하였다. 배치 적법화 시 추가적인 타이밍 최적화 기법이 사용되지 않았기 때문에 타이밍 개선이 있다면 이것은 전적으로 분석적 배치의 목적 함수개선에 의한 효과이다. 12개 실용예제에 대해 실험한 결과, 목적 함수에 도착 시간 함수가 적용되었을 때 그렇지 않았을 때보다 최악 음수 슬랙 (Worst Negative Slack)이 평균 약 15% 정도 감소되었으며 음수 슬랙 함수가 적용되었을 때 이보다 약 6%정도 추가로 더 감소됨을 확인하였다.