• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2002.12a
• /
• pp.106-111
• /
• 2002

진화 알고리즘은 생물의 유전적 진화 과정을 이용한 새로운 문제 해결의 방안으로 결정론적 방법으로 해결하지 못한 난제에 적합한 알고리즘으로 알려져 있다. 본 논문에서는 진화 알고리즘의 연구를 기반으로 전달함수 출력 파형 검출을 위한 기법에서 이용되고 있는 런지-커타(Runge-Kutta) 방법에서의 상미분 방정식의 해를 구하는 기법 연구와 유전 알고리즘을 이용하여 Manabe 표준형의 일반화를 이용-i:l여 플랜트의 성능을 충족시키는 제어기를 설계할 수 있는 알고리즘을 구현한다. 본 논문에서의 프로그램 구현은 자바 언어를 이용하며, 자바 언어를 적용한 구현 방법과 유전 알고리즘의 효율적 기법을 제시한다.

• The Journal of the Korea Contents Association
• /
• v.21 no.7
• /
• pp.164-170
• /
• 2021

In VLSI design, partitioning is a task of clustering objects into groups so that a given objective circuit is optimized. It is used at the layout level to find strongly connected components that can be placed together in order to minimize the layout area and propagation delay. The most popular algorithms for partitioning include the Kernighan-Lin algorithm, Fiduccia-Mattheyses heuristic and simulated annealing. In this paper, we propose a adapted genetic algorithm searching solution space for the circuit partitioning problem, and then compare it with simulated annealing and genetic algorithm by analyzing the results of implementation. As a result, it was found that an adaptive genetic algorithm approaches the optimal solution more effectively than the simulated annealing and genetic algorithm.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.45 no.10
• /
• pp.75-82
• /
• 2008

In this paper, we propose an efficient symbol detection algorithm for multiple-input multiple-output spatial multiplexing (MIMO-SM) systems and present its design and implementation results. By enhancing the performance of the first detected symbol which causes error propagation, the proposed algorithm achieves a considerable performance gain as compared to the conventional sorted QR decomposition (SQRD) based detection and the ordered successive detection (OSD) algorithms. The bit error rate (BER) performance of the proposed detection algorithm is evaluated by the simulation. In case of 16QAM MIMO-SM system with 4 transmit and 4 receive ($4{\times}4$) antennas, at $BER=10^{-3}$ the proposed algorithm obtains the gai improvement of about 2.5-13.5 dB over the conventional algorithms. The proposed detection algorithm was designed in a hardware description language (HDL) and synthesized to gate-level circuits using 0.18um 1.8V CMOS standard cell library. The results show that the proposed algorithm can be implemented without increasing the hardware costs significantly.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.12 no.5
• /
• pp.95-105
• /
• 2002

This paper describes an efficient method to implement a hardware circuit of RSA public key cryptographic algorithm, which is important to public-key cryptographic system for an authentication, a key exchange and a digital signature. The RSA algorithm needs a modular exponential for its cryptographic operation, and the modular exponential operation is consists of repeated modular multiplication. In a numerous algorithm to compute a modular multiplication, the Montgomery algorithm is one of the most widely used algorithms for its conspicuous efficiency on hardware implementation. Over the past a few decades a considerable number of studies have been conducted on the efficient hardware design of modular multiplication for RSA cryptographic system. But many of those studies focused on the decrease of operating time for its higher performance. The most important thing to design a hardware circuit, which has a limit on a circuit area, is a trade off between a small circuit area and a feasible operating time. For these reasons, we modified the Montgomery algorithm for its efficient hardware structure for a system having a limit in its circuit area and implemented the refined algorithm in the IESA system developed for ETRI's smart card emulating system.

• Proceedings of the KIEE Conference
• /
• 2005.07a
• /
• pp.691-693
• /
• 2005

현재 우리나라에서 수행되는 전기설계는 체계화가 되어있지 않고 기관, 단체 또는 개개인의 경험에 따라 주관적으로 설계가 되고 있다 따라서 일관성이 없고 에너지 절약에 대한 강제성도 일부에 국한되어 효율적인 에너지 관리가 안 되고 있다. 이와 같은 전기설계체제를 객관화하여 이를 알고리즘화를 통하여 프로그램을 구축하고자 하는 시도가 필요하다. 기존의 전문가의 경험을 바탕으로 한 최적설계절차를 프로그램화하기 위하여 전기관련 기기를 에너지 절약별 등급화하여 등급화별 최적 수변전설비용량을 결정할 수 있는 알고리즘을 개발하고 이를 프로그램 하고자 한다.

• Journal of the Computational Structural Engineering Institute of Korea
• /
• v.12 no.2
• /
• pp.141-148
• /
• 1999

변위 근거 유한요소해석을 사용하는 대부분의 위상 최적화 기법은 요소의 안정성 부족으로 인하여 체스판 무늬가 주기적 형태로 반복하여 설계영역 내부에 나타난다. 본 연구에서는 선형요소를 이용하면서 최적화 알고리즘의 안정성에 영향을 주지 않고 간단하게 모든 최적화 알고리즘에 이용 가능한 체스판무늬 형성 방지책을 개발하였다. 본 연구의 체스판무늬 형성 방치책에서는 먼저 각 선형요소를 구성하는 절점들의 부치분율을 설계변수로 선정하고, 요소내부의 부피분율을 설계변수로 표현하기 위한 선형 보간함수로 선형요소들의 형상함수를 선정하였다. 그리고, 설계변수와 등가 재료상수와의 상관 관계식은 평균장 근사이론을 이용하여 균질화된 재료에 벌칙인자가 도입된 관계식을 이용하였다. 또한, 본 연구에서는 순차이차계획법인 PLBA 알고리즘을 이용하여 위상 최적화문제를 해석하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• v.9 no.2
• /
• pp.307-310
• /
• 2005

본 논문은 CMOS 센서의 ISP 전처리 과정 후 최종 화면에 출력하기 위한 효과적인 이미지 스케일 블록을 저전력, 저비용에 맞은 독립된 하드웨어 장치로 설계 하고자 한다. 카메라 센서 이미지 결과를 디스플레이 장치(OSD(On Screen Display)에 맞는 화면의 크기는 CIF(352${\times}$288), QCIF(176${\times}$144) 출력 모드를 사용한다. 최근 DMB 휴대용 멀티미디어 데이터 전송 사이즈 포맷에서도 위와 같은 사이즈를 지원하고 있다. 일반적인 스케일 처리에서는 PC 그래픽 카드(Graphic Card)장치의 지원을 받아서 처리하는 경우가 많다. 또는 CPU의 연산을 통한 CPU 자원을 점유하여 이미지 스케일을 처리하였다. 휴대용 CMOS 센서용에 적합한 독립적으로 처리할 수 있는 이미지 스케일 기능을 하드웨어로 설계하여 효과적인 시스템 운용과 고속 이미지 스케일 처리가 가능한 하드웨어를 설계하는게 목적이다. 이를 구현 하기위해 기존 알고리즘과 제안한 알고리즘을 비교하여 최적화된 알고리즘 적용하여 VHDL설계언어를 이용한 하드웨어 설계 후, ModelSim 6.0a를 이용하여 데이터를 검증한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10c
• /
• pp.136-138
• /
• 2002

관계형 OLAP 시스템에서는 다차원 분석에 사용될 데이터를 하나의 사실과 여러 개의 차원 테이블로 구성된 스타 스키마로 표현한다. 사실 테이블은 측정치의 속성을 포함하며, 차원 테이블들은 이러한 사실 테이블에서 중심으로 뻗어져 나온 형태로써, 측정치에 대한 정보를 제공한다. 방대한 크기의 OLTP 소스 데이타베이스로부터 사실과 차원 테이블로 구성된 스타 스키마 설계하기 위해서는 풍부한 경험과 많은 시간을 필요로 한다. 따라서 스타 스키마를 효과적으로 설계하기 위한 체계적인 설계 방법이 필요하다. 본 논문에서는 소스 데이터베이스들에 대한 개념적 모델인 ER 도형을 이용하여 여러 개의 사실 엔터티를 추출하는 알고리즘과 이를 통해 자동적으로 스타 스키마를 설계하는 알고리즘을 제시하였다. 스타 스키마가 하나의 사실 테이블에 여러 개의 차원 테이블이 M:1의 관계로 연결되었다는 성질을 활용하여, 이 방법에서는 EH 도형이 연결된 위상 구조를 이용하여 각 엔터티에 연결된 M:1 관계의 개수에 근거하여 사실과 차원을 추출하는 방법을 제시하였다. 본 논문에는 이러한 방법을 통해 데이터 웨어하우스의 스타 스키마들 자동적으로 쉽게 설계하여 소요되는 시간과 노력을 줄일 수 있도록 하였다.

• Journal of Digital Convergence
• /
• v.12 no.5
• /
• pp.125-130
• /
• 2014

The competitiveness in today's global market forces many companies to develop families of products to provide enough variety for the marketplace. The challenge when designing a product family is in resolving the tradeoff between product commonality and distinctiveness. Simultaneously it is necessary to consider environmental performance to design a product family as well as to shorten lead-times, improve quality and reduce costs. This paper proposes a metaheuristic algorithm based redesign methodology for green product family considering environmental performance. The proposed method uses a genetic algorithm as metaheuristic algorithm and green product family index (GPFI) to support green product family design. In addition, it provides the redesign methodology such as product family level and component level. A case study used table lamps as an product family's example shows the verification and effectiveness of the proposed method.

• Journal of the Korean Society of Propulsion Engineers
• /
• v.26 no.3
• /
• pp.22-31
• /
• 2022

Existing Finocyl grain designs assume configurations and repeat the process of configuration modification and confirmation of the requirements through burn-back analysis. Such a design increases the design fatigue of workers and has a problem of different design completeness depending on capabilities. Therefore, this study devised an optimal design method that applied genetic algorithms to the Burn-back automation analysis program to solve the problem of existing design. For stable search, variable-offset and non-drawable configuration control techniques were developed. The program performance was verified through the searching neutral and double thrust grains.